专家们表:SoC原型

由安Steffora Mutschler
系统级设计坐下来讨论SoC原型希勒尔米勒pre-silicon验证/飞思卡尔半导体仿真经理;弗兰克Schirrmeister、集团总监、产品营销、系统开发套件在节奏;和米克·波斯纳Synopsys对此产品营销主管。以下是摘录的谈话。

道防线现成:有可能有混合动力系统包含仿真和FPGA /虚拟样机吗?
波斯纳:混合动力技术,我们去年推出在DAC,是我们的集成仿真器(虚拟原型设计工具]也许不久(FPGA原型系统),这是一个热门话题。四核是一回事。单核心是它开始的地方,然后去双,然后四,但现在它走了16个四核。这是炒作出来的,强调模拟、仿真和fpga原型你总是能力有限。即使我们的新系统与1.44亿ASIC盖茨,身体上你不会把16四芯上。你能把两套四核所以至少你可以测试你的多处理器multi-quads对面的软件吗?是的,但是它只是不规模。
米勒:问题是当软件人开发的软件他们也想知道它满足性能。如果他们不能把它放在整个SoC,他们不会知道。
波斯纳:这是混合动力技术是适应的地方。我们有客户建模这些multi-quad-core系统但沉重的多处理器建模在虚拟世界中。你保持你的真实世界的接口,图像处理,视频在FPGA上,原因是你有生理需求,你想测试视频处理器。是的,您可以创建一个高级模型,但是你要抽象得这么高,你失去了所有的。混合动力是一个伟大的技术是成熟的。

道防线:太好了,但这是足够的吗?
米勒:没有。首先,在我看来还是一个概念。在我们的网络芯片,我们有大量的通用,它仍然是一个概念。我必须看到它工作之前我说的工作。因此,软件不太满意。软件都是FPGA-driven;你不能告诉他们除了fpga。
Schirrmeister显然:希勒尔的观点,我同意,它仍然是非常,非常早,但是我们确实有客户已经开始谈论看到的结果。AMD谈论它。他们有2到20倍的加速。我们有NVIDIA谈论它。他们得到了真正的结果。这取决于应用程序。如果你有一个沉重的graphics-type应用程序,如AMD的情况下,你可以虚拟化一些东西,给你更好的平衡。它可以节省你一些能力和平衡的速度。希勒尔的观点很有趣,尤其是性能方面。你失去的一部分,如果你需要快速因此你失去了在软件方面,性能方面,包括诸如深流水线等等。 So some of the guys that really need that on the software side, they won’t be satisfied. But then they look at emulation and say that the speed is not fast enough. Then they try on the FPGA prototype and they say they can’t look into the hardware. There are two things this is leading to. One is this notion of the hybrid, which is the connection between the different engines but also the path through, meaning, how I go from engine to the next engine and sometimes more importantly, if I find something in an FPGA prototype, how can I actually reproduce this in an early environment? That’s why, even in the emulation world, we introduced technologies last year that sound like a play on words: ‘in circuit’ but ‘acceleration,’ so you split the clocks on Palladium between the pieces that have to run at full speed (full speed from an emulator perspective goes to a megahertz) from the simulation/acceleration pieces, which is the slow10k, 100k kind of thing. If you separate them and have back-channel interfaces to get data back and forth, you can actually do interesting debug things with that.
波斯纳:你的问题总是抽象远离设计是什么。这是一个权衡。
米勒:我有一个大问题,他说的是什么。你们谈论testbenches的光谱,我们只是没有资源来管理他们。这是一个大问题。我可以去软件和谈论抽象的需求。我可以收集和建立一个列表,并想出一个框图,将满足他们的FPGA,但大量的工作。
Schirrmeister:我们意识到你不能构建它为每一个环境,但是你应该能够重用它,来回之间有相同的环境,映射到硬件引擎,例如。但我同意你,还是在非常早期的阶段。
波斯纳:混合实际上有一种甜点在少数几个地区,其中一个是IP验证。Synopsys对此有所有这些接口IP,但它被部署到飞思卡尔系统或其他东西,和客户一直推动的一件事是,他们想要的硬件验证。我们总是做也许不久fpga原型在我们所有的IP,但现在它的转移。他们想要的例子firmware-the软件与IP。这将是非常系统。您需要创建的手臂,MIPS,弧,所以混合为IP发展实际上是活着。你的IP仍然坐在你的硬件,所以你还是做你的硬件验证,但是您可以创建一个虚拟系统你的手臂,你的电弧,mips处理器系统,开发软件。那么你就基本上准备好了软件部署IP。
Schirrmeister米克:我同意。也许我们不够有争议的讨论,但为了回击他一点我们将这DAC究竟詹姆斯Pangburn一篇关于topic-how使用虚拟IP验证平台。

Schirrmeister:有一件事我想问你,米克。我喜欢你的验证和确认的分离。我们看到的一件事,我很好奇你的答案在FPGA方面。这是越来越难,而验证是必要的。我需要能够显示芯片的USB,蓝牙。这是确认件。然后我有一组测试场景,现在实际上成为从测试的角度来看非常困难的场景你真的想测试和验证执行所有这些。在我最糟糕的情况,如果我有一个USB接口,我想看看它的工作原理与所有我的u盘,在我们的例子中我们有这些速度对钯和RPP桥梁。你板插入硬件加速器,然后你输入你的u盘等。软件摇铃,你希望你不要挂…和它的工作原理,所以你验证。 What we see increasingly, though, is the need to inject errors on the validation side. So what we’re doing there (and so does Synopsys) is working with companies like LeCroy and Rohde & Schwarz. That’s kind of the hardware test, but increasingly we see people looking at to determine if they can take their system environment and model the system environment in a way they can inject errors. On the RTL side it was easy. It was a testbench, which was just really slow. So now you try to take that piece and move it back into the hardware.
米勒:有一个新的概念叫做加速贵宾,这是你通常会做什么在模拟BFN(波束形成网络)——一些功能BFN和把它放进synthesizable testbench。多年来我们一直在做,对某些协议。这是非常困难的,所以该行业正在朝着提供。写一个错误注入synthesizable是一个非常简单的任务。你只是切换有点每隔一段时间,你有。但是人们正在寻找更复杂的能力注入各级交通,然后验证这些不同的水平。例如,可以有一个PCI Express注入,而不仅仅是回环。这只是testbench一侧。你说人们越来越感兴趣的报道。基本上你谈论覆盖在验证过程。 On the test side, we’re seeing a need for things like UVM. UVM is a testing methodology for the simulation world. There’s no real testing methodology for the validation world, and we have in-house things. But the industry has not addressed this problem yet. There is no standard way for doing coverage-driven validation.