系统与设计
的意见

避免77亿美元的芯片设计成本

验证中的下一个生产力飞跃的例子。

受欢迎程度

多年来,关于半导体开发成本和EDA贡献的故事一直很简单。在更复杂的设计中,成本一直是,现在是,将来也可能是最大的问题。验证效率的下一个重大飞跃将是验证引擎和设计引擎的紧密集成就像我之前写过的那样.在最近的CDNLive硅谷大会上,关于系统验证、IP验证甚至前端实现的演示展示了这些改进的很好的例子,其中两个与仿真相关的演示实际上赢得了最佳演示奖。

但首先,成本是怎么回事?ITRS路线图在2001年说过一句著名的话:“设计成本是半导体路线图延续的最大威胁。”安德鲁•Kahng加州大学圣地亚哥分校CSE和ECE教授他多年来一直参与ITRS半导体工作,在2013年的DAC上,他做了一个名为“ITRS设计技术和系统驱动路线图:过程和状态他在报告中称,2011年一个SoC消费型便携式芯片的设计成本约为4000万美元。如果没有1993年到2009年EDA技术的进步,同样的芯片的设计成本将达到77亿美元。

这是一个巨大的生产力提高!相关的图表是这样的,主要关注IP重用和计算平台的影响:

EDA对IC设计成本的影响安德鲁·康,2013

从那时起,设备及系统路线图(IRDS)继续了ITRS的工作。过去提出的一些关键改进包括“智能测试台”和“并发软件编译器”。在我看来,生产率提高的下一个关键项目是验证引擎的紧密集成,正如我们一直在Cadence verification Suite中所做的那样。Anirudh Devgan在CDNLive的主题演讲中提出了验证流和实现流的集成消息。

您是两个验证轨道中的系统和软件开发轨道的会议主席。在以模拟为重点的并行轨道中,我们听到了很多关于最近推出的下一代Xcelium模拟的信息,它直接解决了上面Andrew的图形所示的多处理器方面的问题。以下是在这两天中所呈现的系统和软件轨道的一些实际亮点,从获得最佳演示奖的演示开始:

  • 来自NVIDIA的Satyadev Muchukota和Rakesh MehtaVirtualBridge模拟多gpu配置。“在模拟中运行的Palladium Z1仿真和虚拟I/O外设之间的集成为NVIDIA提供了调试灵活性,更好地扩展PCIe端口数量,支持多代协议,以及易于复制的设置。在生产力提升方面,NVIDIA认为VirtualBridge和SpeedBridge接口是互补的,共同缩短了NVIDIA的上市时间。SpeedBridge环境可提供更高的性能和流量保真度,而VirtualBridge环境可提供灵活性,可在开发周期的早期使用。
  • MicroSemi的Theodore Wilson在"钯和焦耳的快速旋转,我称之为垂直整合的一个例子。他介绍了他们如何能够将使用焦耳解决方案从Palladium平台运行到功率估算的时间缩短到12小时以下,显著改善了他所认为的关键指标——从“活动跟踪到可操作的功率报告”的吞吐量时间。
  • 来自Netronome的Salma Mirza和Rajesh Vaidheeswarran整体、多平台、生产软件驱动的方法来验证22nm设计。“虽然演示的核心是模拟以及它为他们的网络设计带来的改进,但他们得出的结论是,使用Cadence Verification Suite进行验证的多平台、整体方法非常有效,使他们能够通过一套独特的工具来应对产品周期每个阶段提出的挑战,通过拥有一个闭环系统,最大限度地提高下一代的成功机会。最大限度地减少由于“游戏后期”出现的缺陷而对eco的需求,并优化生命周期每个阶段中元素的重用。
  • 平台软件总监曹杰在“Protium/Palladium前硅软件开发。“两种硬件引擎的结合使他们的软件在硅回归时就已经就绪。在芯片回归后,他们在30分钟内运行了基本的Android系统,并在三天后向客户提供了完整的Android演示,与没有芯片之前的软件开发系统相比,提高了5倍。
  • Marvell公司的Joshua Kiepert将钯设计迁移到Protium以增强性能。他给出了一些现实世界的例子,并得出结论,Protium和Palladium平台的结合使他的团队能够比以前仅使用FPGA原型开发更快地开发固件和软件,同时还为他们提供了更好的设计验证覆盖率。
  • MicroSemi的Soummya Mallick和Pritam Chopda在“基于交易器的钯加速仿真,他们如何通过将模拟随机化技术优化为“智能”随机化来实现模拟加速性能。这包括让数据字段不受约束,并使用智能协议报头约束,模拟和仿真的组合(我们称之为验证加速),使其加速高达40倍。

这些只是亮点。我们还在快速模型和周期模型的连接上使用了ARM——这是横向和纵向集成的结合,延伸到事务级高通如何用Perspec生成SoC验证周期所有引擎的解决方案,使水平重用。并行IP/块验证轨道提供了更多关于德州仪器Indago ESWD嵌入式软件调试的详细信息,以及NXP和Arteris的混合信号和正式验证示例。

底线是什么?验证引擎的集成将为生产力提供下一个飞跃。我们正处于它的采用过程中。自2011年引入这一概念以来,我们已经取得了长足的进步。

我期待你的想法!



留下回复


(注:此名称将公开显示)

Baidu