作为PCIe 5实现的关键方面建立一个能满足云计算的快速发展要求和AI /毫升的应用程序。
快速采用先进的人工智能/机器学习(AI /毫升)应用程序和转向云计算工作负载近年来显著增加网络流量。从历史上看,密集使用虚拟化确保服务器计算能力充分满足重型负载的需要。这是通过分裂或一个单一的(物理)服务器分割成多个虚拟服务器智能扩展和优化利用。然而,这种模式不再能跟上AI /毫升应用程序和基于云计算的工作量迅速超过服务器的计算能力。
人工智能和ML应用程序
人工智能工作负载,包括机器学习和深度学习,需要新一代的计算架构。这是因为人工智能应用程序生成、移动和处理大量的数据以实时的速度。例如,智能汽车每天产生约4 tb的数据,而AI和ML训练模型尺寸继续双大约每3 - 4个月!
可以肯定的是,人工智能应用程序跨多个垂直要求大量的内存带宽支持非常大的数据集的处理。此外,与传统的多级缓存架构,人工智能应用程序需要直接和快速访问内存。额外的特点和需求AI-specific应用包括并行计算,计算精度和实证分析的假设。简单地说,人工智能/毫升计算密集型工作负载非常——他们从传统CPU-based计算系统架构转向更异构/分布式计算。
云计算和网络
AI /毫升应用程序之外,传统的数据中心范式演进是由于持续的转向云计算。企业迁移到云计算的工作负载:45%是基于云计算的2017年,而超过60%是在2019年云计算!因此,数据中心是利用超大型计算机和网络来满足云计算工作负载的需要。由于规模经济是由增加的带宽每个物理单位空间,这个新的基于云模型(连同AI /毫升应用程序)正在加速的采用速度更高的网络协议,速度大约每两年增加一倍:对100 gbe对400 - >对200 gbe - > gbe - >对800 gbe。对400年3月对稳定gbe云网络和复杂的人工智能的进化/毫升工作负载将需要每两年作为PCIe带宽的两倍有效计算节点之间移动数据。
作为PCIe 5界面需求
PCIe5——一个聚合链路的带宽128 gb / s x16配置-地址这些要求没有“沸腾的海洋”,因为它是建立在证明作为PCIe框架。从本质上讲,作为PCIe接口是其支柱产业,高带宽不同的计算节点之间的数据(cpu、gpu fpga,特为ASIC加速器)在一个异构计算的设置。为系统设计师,重要的信号完整性经验是需要对最新的网络协议,如400 gbe的支持。soc的性能数据可以移动的速度也得视情况而定,其他组件之间。因为soc的物理尺寸近似恒定,带宽的增加主要是通过增加数据的速度(数据率)/销。更高的速度问题,如损失,相声和反思——所有随着数据速率的增加更明显。
正如我们上面所讨论的,显著增加速度是必要的支持AI /毫升应用,如大规模训练模型和实时推理。这意味着所有的支持技术,如CPU、内存访问带宽和界面的速度,需要每1 - 2年翻一番。作为PCIe 5.0,最新作为PCIe标准,代表了一个翻作为PCIe 4.0: 32 gt / s和16 gt / s, x16链路带宽128 GBps。
有效地满足人工智能/毫升的要求应用程序和基于云计算的工作量,作为PCIe 5.0接口应该是一个全面的解决方案建立在一个先进的流程节点,如7海里(FINFET)。此外,该解决方案应该包括一个co-verified PHY和数字控制器。作为PCIe 5.0接口的,应该支持计算表达之间的链接(CXL)连接主机处理器和工作负载加速器异构计算。更具体地说,引入CXL(它使用相同的传输层PCIe5)提供高性能计算(HPC)和AI /毫升与低延迟缓存——相干互连系统设计师几乎统一各个计算节点的系统内存。
额外的关键特性和功能应包括:
总之,快速的采用先进的人工智能/毫升的应用程序和基于云计算的工作量显著增加网络流量。无法满足的需求更多的带宽来支持这些应用程序和工作负载加速采用速度更高的网络协议,速度大约每两年增加一倍。作为PCIe 5.0,最新作为PCIe标准,代表了一个翻作为PCIe 4.0: 32 gt / s和16 gt / s,总x16链路带宽128 GBps。在这些速度,重要的是为系统设计师有显著的信号完整性经验防止损失,相声和反思。
额外的资源
PCI Express 5.0推出完整的接口解决方案(博客)
Rambus作为PCIe 5.0并行转换器PHY
Rambus PCI Express(作为PCIe) 5.0体育产品简短
作为PCIe 5.0控制器产品简短
|
|
|
|
|
|
|
|
|
|
留下一个回复