ADC架构考虑应用程序需要快速采样率。
在我们之前博客模拟数字转换器(adc)的重要性,我们集中在各种体系结构的常见使用工业物联网。特别是,我们看着架构是最好的低延迟,低功耗和高精度的应用程序,每个选择都有不同的优点和缺点。当我们看应用程序需要低延迟和低功耗,逐次逼近寄存器(SAR) ADC提供最佳的整体解决方案与其他体系结构如闪电,delta-sigma和管道。
ADC的选择有点不同的越来越多的应用程序需要更快的采样率来满足日益增长的需求,机器对机器(M2M)连接。在最近的一次文章这些连接,我们将讨论如何增加戏剧性地随着物联网的发展,和ADC,它驻留在模拟前端(AFE),是这些连接的核心。那么,需要考虑和体系结构的优缺点,照上面的其他应用程序需要快速采样率?
考虑再次SAR ADC。在此体系结构中,模拟输入信号采样,然后比较连续的由一个比较器参考电压工作在更高的频率比采样率。
图1:SAR ADC框图
在一个采样周期,比较器需要至少尽可能多的决策转换器分辨率。高分辨率降低的最大采样率,这依赖于比较器可以做决定的速度和SAR逻辑可以运行多快。在切换电容器实现中,ADC输入网络等效电路,如图2所示,主要由采样电容和采样开关。
图2:SAR ADC输入网络
样本并持有(护肤)操作是嵌入在DAC电路,和采样电容大小满足噪声要求。这个配置和正确的采样电容的大小,SAR ADC可以很高的频率信号转换(几十兆赫),而不导致高功率耗散。
第二个需要考虑的架构是SAR-assisted管道ADC,如图3所示。这ADC IP可以实现两个低分辨率SAR ADC阶段和残渣放大器。第一阶段解决最重要的数字输出的词。残留放大,由第二阶段抽样。每个阶段使用低分辨率,每阶段快速转换时间是可以实现的。这两个阶段同时工作;而第二阶段将残渣放大信号,第一阶段已经采样和转换下一个样品。此管道允许相当大的增加最大采样率与一个单一的SAR架构。
图3:SAR-Assisted流水线ADC框图
提供一个额外的考虑,一些在所有Adesto ADC的IP核,是参考电压的一代。在生成的参考电压关闭ADC核心是很重要的,因为它可以防止性能下降。优化和有效的参考电压生成和缓冲是必不可少的一个健壮的、节能的、高度准确的转换器。
Adesto有大量硅证明组合SAR和pipeline-assisted SAR ADC IP块,用于许可,包含所有的元素需要满足采样率,权力,和延迟您的应用程序的需求。
|
|
|
|
|
|
|
|
|
|
留下一个回复