普遍的验证方法精疲力竭了


在过去的十年左右的时间里,通用验证方法(UVM)已经是事实上的验证方法得到整个EDA行业的支持。但是随着芯片越来越异构,更加复杂,明显增大,UVM精疲力竭了。共识是需要构建一些根本性的变化,移动工具的抽象级别,使他们更ag)……»阅读更多

危机在数据


推动数据驱动的设计、调试、制造和可靠性拥有巨大的承诺,但最大的风险是,所有这一切将发生在一个有组织的方式,每个人都沮丧。的一个清晰的消息出来DVCon本周是需要建立数据标准。即使在大芯片制造商和系统公司,他们从工具中提取的数据不是……»阅读更多

UVM接下来是什么?


基础设施的芯片验证做今天是过时的和有限的范围。设计已经迁移到新的方法、标准和工具,介绍了处理异构集成更多的定制,增加了复杂性。验证方法开始出现后不久SystemVerilog的释放。最初他们十…»阅读更多

导师,抑扬顿挫


导师图形和节奏已经同意为各自创建一个单一的二进制接口模拟和仿真平台,允许从一个供应商调试工具在其他的平台上运行。两人邀请[getentity id = " 22035 " e_name =“Synopsys对此”)加入到他们的计划中,。到目前为止,还没有决定。此举提出一个API为[getentity id = " 22032 "……»阅读更多

以后早点开始验证,避免陷阱


这很好理解——至少从理论的角度来看,设计验证应尽早开始。事实是,这并不总是发生各种原因如巨大的市场压力,太多的新功能添加,缺乏远见和纪律。但正在取得进展。哈里·福斯特v的首席科学家……»阅读更多

最佳实践的验证


由安Steffora Mutschler UVM等先进的验证方法的出现及其前任VMM和OVM技术已经在许多方面改变了验证格局。设计和验证团队用来担心模拟器性能(即。,速度模拟器运行一个特定的测试用例),但引入constrained-random刺激和功能覆盖率和associ……»阅读更多

呵!为什么我的SystemVerilog Testbench Slooooow呢?


事实证明,[gettech id = " 31023 "评论= " SystemVerilog "] ! = [gettech id = " 31017 "评论= " verilog "]。好的,我们都认为,几年前当我们开始构建验证环境中使用[gettech id = " 31026 "评论= " IEEE 1800 "] SystemVerilog。虽然它并添加设计等功能界面代码的新途径,它也验证等功能类,动态数据类型,…»阅读更多

专家在餐桌上:英语现实核查


艾德·斯珀林系统级设计坐下来讨论electronic-system-level斯蒂芬•贝利设计与新兴技术主任在导师图形设计验证技术组;副总裁兼总经理迈克尔•麦克纳马拉节奏的系统级部门;首席执行官Ghislain Kaiser DOCEA力量,Shawn McCloud Calypto营销副总裁。Wh……»阅读更多

专家在餐桌上:英语现实核查


艾德·斯珀林系统级设计坐下来讨论electronic-system-level斯蒂芬•贝利设计与新兴技术主任在导师图形设计验证技术组;副总裁兼总经理迈克尔•麦克纳马拉节奏的系统级部门;首席执行官Ghislain Kaiser DOCEA力量,Shawn McCloud Calypto营销副总裁。Wh……»阅读更多

专家在餐桌上:英语现实核查


艾德·斯珀林系统级设计坐下来讨论electronic-system-level斯蒂芬•贝利设计与新兴技术主任在导师图形设计验证技术组;副总裁兼总经理迈克尔•麦克纳马拉节奏的系统级部门;首席执行官Ghislain Kaiser DOCEA力量,Shawn McCloud Calypto营销副总裁。世界卫生大会……»阅读更多

←旧的文章
Baidu