标签:联合仿真

多核调试系统级进化
通过安Mutschler12月- 22,2020 -评论:0

多核架构的增殖和扩张使调试更加困难和耗时的,进而增加更全面的系统级需求的工具和方法。多核、多处理器设计是最复杂的设备调试。更多的之间的相互作用和相互依赖的核心意味着更多的事情可能出错。事实上,很多职业…»阅读更多

一个新的联合仿真方法进行公差分析车辆推进子系统
通过Synopsys对此2020年5月- 06 -评论:0

越来越减少成本和时间工作需求的设计过程中通过改进CAE (ComputerAided工程师)工具和方法为汽车行业在过去的二十年里。主要挑战之一涉及到车辆的推进系统的有效仿真处理不同的物理域:在文献中提出了几个例子…»阅读更多

UVM内部,需要3
通过Vatsal乔科斯——4月26日,2018 -评论:0

UVM想出了这样的阶段的原因是因为同步所有design-testbench是必要的。用Verilog硬件描述语言(VHDL),验证工程师没有设施,例如时钟块或运行阶段。现在,它是非常重要的时间测试向量应用从试验台测试达到设计(DUT)在同一时间。如果时机不同信号变化……»阅读更多

软件驱动测试FPGA原型
通过Krzysztof Szczur- 4月27日,2017 -评论:0

大多数人都同意是多么重要的FPGA原型测试和验证一个IP,子系统,或一个完整的SoC设计。设计之前taped-out可以验证速度接近实际操作条件与物理外设和设备连接到它,而不是仿真模型。与此同时,这些设计不是纯粹的硬件,但这些天把significa……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu