标签:Verilog

一种基于FPGA的随机Gumber发生器硬件实现
通过技术文件链接- 2022年9月13日-评论:0

约翰霍普金斯大学的一名研究人员发表了一篇名为“FPGA随机数生成器”的新研究论文。根据该论文的摘要:“这篇论文为创建基于verilog的硬件设计提供了一个概念证明，该硬件设计利用随机测量和置乱算法，在现场可编程门-arr上以单个时钟周期同步生成32位随机数据。»阅读更多

AI调试过程中的漏洞
通过布莱恩•贝利- 2021年11月23日-意见:0

当AI算法在现场部署并给出一个意想不到的结果时，通常不清楚该结果是否正确。到底发生了什么?错了吗?如果是，是什么导致了错误?这些问题通常不容易回答。此外，与所有验证问题一样，找到根本原因的唯一方法是将问题分解为可管理的部分。semico……»阅读更多

RISC-V的高级合成
通过布莱恩•贝利- 2021年10月28日-评论

高质量的RISC-V实现越来越多，但正是架构的可扩展性推动了大量的设计活动。挑战在于设计和实现自定义处理器，而不必每次都在寄存器传输级(RTL)重新实现它们。需要考虑两种类型的高级合成(HLS)。第一个是ge…»阅读更多

付出代价
通过布莱恩•贝利- 2021年5月27日-意见

古老的智慧说，你应该小心你的要求，因为你可能会得到它。在我在EDA的职业生涯中，这种情况确实发生过很多次，我相信今天仍然如此。有时结果不是我们想要的，或者代价比预期的要高。例如，考虑VHDL，该语言旨在纠正Verilog的问题。其中一个问题是…»阅读更多

语义的麻烦
通过布莱恩•贝利- 2020年1月30日-意见:2

语义很重要。它们告诉我们某事的含义。没有语义，你只有一堆乱七八糟的语法。语义定义得越好，错误解释的可能性就越小，因为可以更严格地分析它们。英语语言的语义没有很好的定义，这就是为什么不可能编写一个每个人都同意的规范…»阅读更多

扫描诊断
通过埃德·斯珀林- 2019年12月20日-评论

西门子业务部门Mentor的产品经理Jayant D’souza解释了扫描测试和扫描诊断之间的区别，是什么原因导致扫描测试中的值发生变化，如何使用这一点来研究设计中失败的实际原因，以及如何更有效地利用测试硬件。»阅读更多

从软件合成硬件
通过布莱恩•贝利- 2019年8月22日-评论

从软件自动生成优化硬件的能力是系统级设计自动化的主要原则之一，但从未完全实现。现在的问题是，这种情况是否会发生，是否只是拥有正确的技术或动机的问题。虽然高水平合成(HLS)确实出自这项工作，并已被证明是……»阅读更多

如何优化验证
通过布莱恩•贝利- 2019年7月25日-意见:0

核查工具和方法的改进速度是惊人的，但这给核查队造成了新的问题。在过去的20年里，验证已经从单一语言(Verilog)和工具(模拟器)转变为使用多种语言(测试台语言、断言语言、覆盖语言、约束语言)，许多……»阅读更多

驯服的并发
通过布莱恩•贝利- 2019年1月17日-意见:2

并发性增加了行业缺乏适当工具的复杂性，问题已经发展到没有简单或一致的方法来检测错误的情况下，错误可能会蔓延到设计中。在过去，当芯片基本上是一个单一的管道时，这不是一个问题。事实上，EDA的早期先驱创建了一种合适的语言来描述和包含必要的并发性……»阅读更多

降低设计成本
通过布莱恩•贝利- 2018年9月13日-评论

虽然EDA行业倾向于关注尖端设计，其中设计成本只占产品总成本的一小部分，但电子行业有一个非常长的尾巴。沿着尾部走得越远，设计成本占总成本的比例就越高。这些设计中的许多传统上都是使用标准部件构建的，例如微控制器，但作为额外的…»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu