异构多核硬件体系结构的细粒度调度Layer-Fused款


技术论文题为“对异构多核加速器利用细粒度调度Layer-Fused深层神经网络”的研究人员发表的KU鲁汶和TU慕尼黑。文摘”跟上日益增长的神经网络的性能需求,专门的硬件(HW)加速器转向多核和chiplet架构。到目前为止,这些……»阅读更多

创新通过定制指令,但没有破碎的生态系统


本白皮书评论SoC的设计考虑设计师当他们部署硬件加速器,以及软件开发人员访问加速器使用Arm实现自定义指令。点击这里阅读更多。»阅读更多

SW / HW框架GASNet-enabled FPGA硬件加速基础设施


韩科院的研究人员和Flapmax新技术论文发表题为“FSHMEM:支持分区全局地址空间为大规模fpga硬件加速基础设施。”Abstract "By providing highly efficient one-sided communication with globally shared memory space, Partitioned Global Address Space (PGAS) has become one of the most promising parallel computing model...»阅读更多

麻省理工学院和加州大学伯克利分校:“精彩”编程语言编写高性能代码HW加速器


新的研究论文题为“Exocompilation生产编程的硬件加速器,”麻省理工学院和加州大学伯克利分校的研究人员。从他们的简介:“为了更好地支持专门的硬件开发高性能的库,我们提出一种新的编程语言,挂式,基于exocompilation原则:外化针对性的代码生成支持和op……»阅读更多

设计硬件加速器使用数据驱动的方法


研究论文题为“数据驱动的离线优化架构硬件加速器”谷歌研究和加州大学伯克利分校的研究人员。抽象的“行业逐渐走向特定于应用程序的硬件加速器以获得更高的效率。虽然这种转变已经开始显示有前景的结果,设计师需要花相当大的人…»阅读更多

基于网络的硬件加速器的调查


抽象的“许多实用的数据处理算法无法有效执行通用cpu(中央处理器)由于连续操作和内存带宽限制的问题。为了达到所需的性能水平,可重构(FPGA(现场可编程门阵列)的)硬件加速器经常探讨允许处理单元的…»阅读更多

超低功耗硬件加速器的框架使用NNs嵌入时间序列分类


使用神经网络在嵌入式应用程序(NNs)分类任务,重要的是不仅减少神经网络的功耗计算,但整个系统。优化方法各个部分存在,如量化神经网络或模拟计算的算术运算。然而,没有整体的一个完整的嵌入式系统设计方法……»阅读更多

NeuroSim模拟器Compute-in-Memory硬件加速器:验证和基准


文摘:“Compute-in-memory (CIM)是一个有吸引力的解决方案来处理大量增殖和积累的丰富的工作负载(MAC)业务深层神经网络硬件加速器(款)。模拟器与各种主流的选择和新兴记忆技术,架构,网络可以方便快速的早期设计空间探索的CIM测控……»阅读更多

动态重新配置逻辑


半导体的动态重配置逻辑可能多年,但它从来没有被商业化。程,软件和工程的高级副总裁和创始人之一Flex Logix,解释了为什么这种能力已经难以利用,是什么改变了,如何使用软逻辑层控制阅读时,计算,引导,和写数据到内存,…»阅读更多

下一阶段的计算


苹果的新M1芯片提供的一瞥,而不仅仅是苹果。能够得到18到20小时的电池寿命从笔记本电脑移动球在半导体设计深得多的地方。所有这一切是完全依赖于应用程序,当然可以。但重要的是多大的电池寿命和性能可以获得通过设计硬件specif……»阅读更多

←旧的文章
Baidu