路由信号在7海里

,Teklatech的首席执行官,讨论设计7海里和超越的挑战,包括权力的完整性,如何减少IR降和时机问题,以及如何提高定标的经济学。

SE:进一步设备扩展可以多少?

Bjerregaard:你应该看看这个摩尔定律在性能方面提供一些有价值的好处,权力和成本,但是人们往往忘记底层物理挑战需要解决利用这些好处。一边是制造人所有 他们的创新材料物理和使晶体管可能越来越多。另一方面,有系统规范设计系统的人,他们要求我们利用这些好处从制造。绑在中间的后端,负责把它创造出来。

SE:有规则来提高产量在制造业方面,但他们越来越严格,对吧?

Bjerregaard:设计规则是制造业的人说,‘我们建造了这个新设备看7纳米晶体管,例如,它有所有这些电线,但为了使它工作,你必须做很多事情。“我们这样做,但仍有挑战的面积,面积利用率,和解决时间和电源完整性问题。这一切与挑战,巨大的逻辑系统在物理世界的工作。我们看到电源完整性成为中央枢轴点在各领域获得好处。过去,电源完整性只是一个复选框。

SE: 40海里以上,对吗?

Bjerregaard:是的。但问题是,电源完整性直接影响你的PPA开始。在过去,如果你达到这种程度的电压降,那么我们可以保证图书馆的特点,因此你的时间和力量会好的。但是现在的扩展技术和其他参数,如电源电压,电源完整性成为一个更大的部分的全貌。随着我们规模降至500毫伏的电源电压或低于在某些设计,拥有10%的保证金IR降不是很多,但此外,10%有一个更高的对性能的影响和总功率。我们看到的是,电源完整性成为战略一部分,设计师可以利用的好处更大程度比以前。

SE:我们有权力去为多个电力领域和你试图分裂,这是黑硅的一个分支。我们有动态功率、漏热的问题,和我们看水平纳米线gate-all-around型场效应晶体管和垂直纳米线。所有这些组合在一起如何?

Bjerregaard:电源完整性问题不会消失。他们变得更糟。你有更快的开关时间,更高的动态功率部分,开瓶不太有效,等等。甚至实现你的目标的最大红外下降是一个问题。这变成了一个越来越大的问题。例如,使用垂直栅晶体管,它只是继续这一趋势,开关时间将更快。你看到什么finFET与non-finFET是对拖延的影响减少供应顺畅。但问题是,当你碰到墙壁,你遇到困难,设备停止工作。这一趋势仍在继续。当你有这些快速切换时间结合不是很有效的开瓶,你会得到相当高度的局部动态红外下降,这让本地设备的佣金。他们停止工作。实现你的目标的整个概念动态电压降本身就是一个问题。同时,这些晶体管变得更加敏感效应的参数很重要不仅得到你需要的性能在市场上竞争,但也获得盈利。半导体业务模型基本上是坏了。它打破了28 nm。

SE:它并没有变得轻松起来。

Bjerregaard:不,正是。的原因之一,每个晶体管的成本不会是收益率是坏的。另一个原因是,面积利用率是不好的。如果您的目标是75%到80%的利用率,降低成本/晶体管,假设您保持得到利用。如果你突然得到65%到70%,你只是把钱放在桌子上。晶片的成本都是一样的你是否能填满十亿个晶体管,或11亿个晶体管。这个问题的半导体行业的商业模式非常高水平的竞争,特别是在移动领域。盈利能力受到严重威胁。

SE:解决方案是什么?

Bjerregaard:设计师们意识到,他们需要开始工作更多的智能优化设计。扩展不免费的好处了。你不能只是去下一个节点,你用来做什么,期望和路由工具做得不够的地方。你需要更多的设计与优化。当你在一个参数优化,动态功率的完整性,可以减少空间在其他方面获得好处。例如,你真的需要实现多少金属电网吗?

SE:这是一个有趣的想法。基本上从的角度来看不需要设计。

Bjerregaard:这是成为相关的原因之一是因为半导体公司面临压力。他们不得不考虑它。这是一个豪华能够沿着和处理它,因为他们需要它。这也使得该行业的懒惰。你没有找到你不需要什么。你可以使用保证金和净空高度。但事实是,大部分的设计都以某种方式过度设计。大多数设计是设计的关键parts-critical时间路径。电网是专为最需要的部分权力。有很多部分的设计不是routing-critical或power-critical,我们浪费了很多资源。 From a power integrity perspective, it’s about design being done homogeneously. Typically, even today the power grid is created as a homogeneous mesh of wires. Of course it has to designed for the part that uses the most power and that has the critical issue. But we’re leaving a lot of stuff on the table. From a power grid perspective, we’re leaving routing resources on the table. That means that we’re leaving area on the table because most designs at advanced nodes are routability constrained. But we’re also leaving timing on the table because if you have routability issues, you’re going to get timing issues, because you have to route around everything.

SE:我们听到的一个批评是,工具和方法集中在最坏的情况,而不是最常见的用例。

Bjerregaard:没错,但是有一个原因的设计方法是他们的方式。甚至在获得,我们可以创建芯片与20亿年到40亿年晶体管没有简化。但是,它是可能做出改变的时候了。

SE:另一方面是很多先进的过程,我们处理的节点没有完全烤。我们正在处理版本。9。很多时候甚至1.0版本不是真正的版本1,有时IP开发始于. 01版版本。当我们开始开发设计非常不成熟的过程技术,人们说他们必须建立保证金只是为了确保零件和产量有弹性和可靠性是依赖。我们如何解决呢?

Bjerregaard:可怜的图书馆是一个巨大的问题,因为这意味着你必须设计裕度设计。但问题是,如果你开始与穷人图书馆,你不相信它,然后你工作这个边缘设计,你不能摆脱它以后当你有更成熟的库。例如,你确定芯片的足迹,你的地板计划基础上的一个早期版本库,即使你获得更好的图书馆后你已经做了决定在足迹将是什么。我们需要的工具套件更灵活更变化通过自动适应变化的环境,从芯片和技术建模的角度来看,但也在支持更多的异构设计流程,可以更流畅地巩固你的芯片和硬块。

SE:所以如果你在7海里,你更不均匀SoC移动设备?

Bjerregaard:所有asic异构如果你密切观察它。详细级别我谈论,例如电网。你真的需要这么多权力肩带在芯片内。你能减少和牛肉这一点?你需要什么异构设计利用的潜在好处在干什么?这意味着如果你优化,例如,减少动态电压下降,而不是一个固定的保证金,你可以交易了路由资源更好的时机和甚至更好的力量。它需要我们使用的模型不够准确。不过,你不能把一切问题都归咎于这个模型。如果你在设计它建设的好,没关系的基础模型。设计将比没有优化。 It’s about qualitative not quantitative optimization.

SE:新材料,如钴取代铜互联。会发生什么,如果我们开始搬到一个扇出或2.5 d,你可能仍然有7纳米处理器但是你会有其他部分。这是怎么影响你在做什么?

Bjerregaard:如果你在一个足够高的抽象级别上工作的,它并不重要你的设计。如果你工作优化设计的质量,你会得到一个更好的设计。当然,准确实现的设计决定你得到一个巨大的利益或好处。但有些事情我们可以做,今天,大多数设计师不做,提高设计的质量,你不劳而获。有很多的空间留给桌上我们今天使用的简化设计假设在正常标准CMOS设计地点和路线。这将是在异构系统中更是如此。每一部分的设计会有不同的需求。红外不是问题。IR降的影响问题。

SE:这是完全不同的。

Bjerregaard:是的,我们可以有一个更高的IR降的这一部分设计如果不是关键时机,或噪音如果是关键混合信号系统。它不是好的,你有一个关键部分,旁边是一个模拟块。有不同的方式来看待这个问题。如果你看着它从客户的角度来看,没有人问“芯片上的IR降是什么?他们问的噪音影响我的模拟部分是什么?”或“总耗电量是多少?把它从这个角度来看,看着这些物理级问题的影响是极其重要的。它要求我们合并分析的不同竖井IR-drop-aware时间分析和digital-aware噪声分析模拟电路。

SE:多高抽象层次的你能吗?

Bjerregaard:这取决于你修复。如果你看时机,它变成了一个管道问题,因为你要看那个精确的时机不持有一部分,时机是什么样子。但它仍然是一个系统级的角度,因为你发现系统的一部分是瓶颈。再回头,系统是异构的,但我们倾向于按照最坏的情况下保证金。通过观察系统级约束或需求,我们可以下来,找到瓶颈,然后修复它在详细级别。这是传统的方法。但是我们不需要其他部分的设计?一直关注关键的瓶颈,使其工作。

SE:因为你想消灭一些竖井,适合在建筑阶段吗?它适合在place-and-route吗?

Bjerregaard:最后,解决处理异构系统进行物理实现。物理设计的使命是减轻前端设计师从所有这些问题。我们可以做很多建筑level-clock浇注,浇注,等等。

SE:你也可以模拟一些吗?

Bjerregaard:是的,但是模型提取高水平将根据定义不准确。我们不应该吸引自己的感觉,我们可以基于建模模型和解决。我们应该解决这个问题基于创建健壮的设计施工。然后建模精度并不重要。然后更多的是一种相对的改善。例如,如果有两个电源领域,你知道他们不需要在所有的时间,即使他们在同时90%的时间,你仍然得到一些东西。问题是什么时候停止获得的东西。什么时候实现它过高的开销来弥补受益?你只能确定的问题的建模。除此之外,很多事情可以优化底层建模的准确性在哪里并不重要。 We know we’re getting something for nothing.

SE:你觉得人越来越好因为运动从节点到节点正在放缓?我们只是进入7海里,但过渡到5 nm可能更喜欢4至6年。

Bjerregaard:这是减缓的原因是它只是不再有利可图。过去只是一个自动经济收益。如果这不是一个自动经济收益,你开始思考你获得经济效益。你可以得到它,例如,通过优化和更聪明地工作。

SE:你可以呆在7纳米6年吗?

Bjerregaard:有一个陡峭的学习曲线为工程师和组织了解如何充分利用技术。设计和技术越来越复杂,使学习曲线更陡。你可以说这是一个建在组织的无形资产使用这些高级nodes-an资产需要利用。如果你只是跳到下一个节点,大量的知识。

SE:我们已经看到过很多公司,他们不要跳过节点,但他们不一定创建的芯片或他们开发一个测试芯片,这就是他们所需要的,因为现在他们明白的了节点和移动到下一个实际上生产生产芯片。

Bjerregaard:跳过节点一直保持长寿命的“诀窍”资产。很多公司都低估了跳过一个节点在这些层面的挑战,因为10 nm的知识帮助企业处理7海里。那些直接跳过7海里不知道到底发生了什么。

有关的故事
关闭电源完整性的差距
高级节点电压降更糟。
优化挑战10 nm和7海里(第1部分)
怎样才能优化设计10 nm和7海里?每一个新的节点问题变得更加困难。
近门槛计算
很多变化不得不聚在一起使近门槛计算技术访问这个行业没有承担巨大的风险。