设计复杂性推新的自动化

随着设计复杂性的增长,也需要每一件在设计flow-hardware,软件,IP,以及生态系统——更紧密地绑在一起。

从某种程度上说,设计流量只是越来越大,以适应大规模finFET海尔集团的设计。但除了规模,有新的交互设计流程,比过去更加重视合作,因为它被视为最好的方式实现效率和优化设计。

“最终客户之间共享数据的能力,ASIC提供者和供应链的主要成员(IP、铸造、包装)是至关重要的,”Mike Gianfagna说,负责营销的副总裁eSilicon。“先进的2.5 d设计通常至少会做一件事之前我们从未做过的。这不是一个“如果”的问题设计挑战,但当问题出现的时候,他们是如何处理?脆,清晰的沟通和协作问题解决之间的关键球员成为胜利的边缘。协作的能力在设计通过基于云计算的技术帮助。一个开放的、透明的文化是必需的。ASIC供应商通常率先在这里。”

超出了力学的过程中,新技术是至关重要的推动者。例如,该公司开发了新的热力和机械应力分析技术来减少复杂的设计2.5 d系统。“我们也开发新的测试方法。一个健壮的知识库加上优化技术也流的一个关键环节。知识库有助于发现领域可能存在的设计挑战,和优化技术有助于指导团队在正确的方向上。”

eSilicon也用这种技术来创建一个内存合成能力。“逻辑合成被广泛用于重新将逻辑所需的最优结果,但是记忆通常预先设计在整个设计过程和静态。因为一半或更先进的设计被记忆,这种方法并不是很有效。使用我们的知识库和优化技术,我们可以构建参数化,虚拟内存模型嵌入记忆可以修改整个设计过程实现最好的结果,”他解释道。

多模式是影响设计流程。因此,place-and-route和物理验证工具需要颜色知道16/14nm和超越,这增加了复杂性。和定时关闭现在包括multi-parasitic角落已经引入了多模式。

图1:多模式复杂性的增长。来源:导师图形

IP的选择变得更加困难
复杂性是创建问题无处不在。知识产权选择基于性能已经从一个简单的过程,能力和成本,迭代一个涉及选择、配置、集成和验证。

设计流程的不同部分正在改变由于需要大大提高效率在从IP已成为一个高度迭代的设计流程选择、配置,”紧密联系在这些方面设计流程的工具,但是这一切都始于正确的IP,”西蒙•兰斯说高级产品经理、系统和软件组手臂。

从这个角度看,一些关键的变化发生在每个部分的设计流程是:

•选择IP,工具被引入到帮助架构师和设计人员的探索和选择高度可配置的IP。建筑师和设计师需要选择适当的可互操作的IP,也适用于整个设计流程配置工具,集成、验证和实现。
•配置,设计师们利用工具管理的复杂性与嵌入算法高度可配置的IP。配置不再仅仅是ip专用,因为许多基于周围的系统上下文的IPs是可配置的。在IP配置选项的数量增长到数百人。这个总经理RTL水平非常困难且容易出错,如果不是不可能的。
•集成、工具正在利用系统设计师尽快集成和组装系统,以便验证更早开始。集成工具被不断增强利用更多的IP和系统设计元数据驱动的自动化系统组装。
•验证,工具现在正在增强,利用相同的元数据和紧密链接的配置和集成工具。这种紧密的联系是关键在减少迭代次数和设计尽快关闭。

除了清晰和生态系统合作伙伴之间更好的沟通,更好的获取信息的工具之间的流动也今天合并。

间共享数据的工具
“引擎的集成可能是下一个大事件回顾我们会发现我们已经能够降低成本在软件和硬件方面的1.5倍和2倍,”Frank Schirrmeister说,高级产品管理组主管在系统&验证小组节奏。“这都是关于相关性的初步估计,你这样做的方法是通过其他工具的数据,即使你不使用他们自己现在。如果你不联系好以后你只能知道流,你可能最终不得不重做的事情后你会很痛苦。”

Schirrmeister指着老也是路线图,表示成本仍然是主要驱动力。他说,没有自动化,也没有EDA具体地说,它不可能设计这些芯片,因为成本失控。(也是由IEEE所取代国际设备和系统路线图。]

以另一种方式看,它是所有关于模拟、仿真和原型一起工作。“如果我在做些什么模拟我真的得到资金的快速周转,在我运行这个块级别的,然后会增加更多,如果我有再次重建验证环境当我去吗模拟,这是一个没用的循环,”他说。“这都是关于我如何集成这些引擎尽可能多。”

如果模拟和仿真结合到什么是被称为验证加速度(或模拟加速度)testbench在模拟器上运行,DUT模拟器,加速效果范围可以10倍至100 x。“不像1 millionX或10000 x,可以实现(如果包含整个设计)在模拟框由于主机之间的通信和硬件,但仍有令人激动的东西发生了让这些紧密集成在一起,包括热交换,“Schirrmeister说,指出两者之间的一种常见编译使之成为可能。

仿真和FPGA原型之间的关系被视为下一个大突破,和FPGA项目的设计和验证流是如何变化的。

“SoC fpga的嵌入式处理器需要新的工具与可编程序逻辑集成处理器子系统,”博Zalewski说,总经理Aldec的硬件部门。“硬件工程师不想学习软件,而软件开发人员还想留下来的软件,但在这种情况下软件和硬件团队需要密切合作,最终结果都需要同步域。这些需求增加工作环境的复杂性,作为新的触发器验证解决方案,允许您测试项目在SoC层面分离或子系统级别。给我们带来了技术和方法广泛用于asic。虚拟平台软件建模环境的一个很好的例子,经过与RTL模式联合仿真模拟器可以开发和验证在目标硬件。这种方法允许您测试的硬件模块与目标操作系统和驱动程序,从而增加覆盖,测试的范围,并允许完成调试的SoC项目。”

混合co-emulation解决方案的相似度并不是偶然的。SoC-level测试来自于ASIC的世界中,仿真工具成为标准,验证流程的重要组成部分。“今天的项目的复杂性需要多域工具的集成工作在不同的团队,“Zalewski说。“这是不足以在子系统级别测试。没关系是什么设备。集成的工具在SoC水平缩短验证阶段通过允许更高的覆盖率和测试的复杂性。”

变化并不局限于开发和验证工具和方法。对安全性要求苛刻的应用程序基于SoC设备的认证是另一个挑战。“在过去相对容易确定,是一个软件或硬件认证要求,但是现在一个项目可能需要由认证机构或新规范。是一个很好的例子做- 254规范,涵盖硬件需求,做- 178规范是指软件。如果我们使用嵌入式处理器的FPGA我们需要通过认证,这是一个非常耗时和昂贵的过程由于缺少法规对于现代SoC项目,”Zalewski说。

戴夫Kelf,负责营销的副总裁OneSpin解决方案认为,最引人注目的变化之一,开发流程与验证技术。“模拟仿真的三条腿的凳子上,仿真和形式验证,每个都有自己的属性和问题。把这些技术成为一种常见的方法是复杂的,至少可以说。常见的覆盖方法提供一个跨三个解决方案,评估发展的基石,事实上Accellera uci(统一报道互操作性标准)工作组跳上这个想法扩展覆盖交叉平台和供应商。”

但巩固覆盖面模型之间的技术以及数据库仍然是一个很大程度上未解决的问题,尽管最终用户需求。

软件的效率
随着硬件修改,继续发展在软件方面,电子产品已经移动到其中的焦点。但即使有产品被大量的软件,定义,公司的首席执行官治之软件,发现大多数程序员并不是那么好。“他们可能是艺术创意在编写代码的时候,但从管理流程,数据,验证和部署,这一直都是有点特别谈到软件。”

软件程序员总是能够依靠下一个版本,这往往是不可能的硬件。因此,一个完整的验证方法,以及管理方法,发布流程,签字和许多其他自动化工具。这是因为芯片自旋为1000万美元,或5000万美元,它太贵了不这样做。但现在这么多的电子产品被定义的软件,软件方面不得不开发新的的工作方式,Davidmann说。

至此,世界发生了什么是软件工作很难做一个流程设计软件的哲学和方法论;以及工具和技术,优化。

“我们发现,越来越多的人正试图找到解决测试问题,”他说。“这就是我们要关注我们的模型和模拟器和工具。有趣的目前是在电子产品世界人们采用更有效的软件开发方法基于这些现代敏捷和连续部署和集成的方法。有巨大的收益和收益被这一切都自动化。这是一个方法的改变。它需要更有效的工具和高速模拟,除此之外,它允许你做你以前真的不容易的事情,比如安全漏洞测试,检查验证的证券,看看事情会被打破。在硬件领域,我们彻底测试的覆盖率和寻找缺点几乎从制造的角度,而在软件世界你正在寻找漏洞并检查代码不会崩溃如果有人把一些你不认识的随机数据。在电子世界中,我们正在做一个很好的工作在硬件开发,但随着软件,还有很多要做。”

但让工程师采用新方法、技术和方法并不总是那么简单。

“在所有这些不同的公司你有抗体,但所有的合并在半空间导致扩散的思想当一家公司收购另一家公司,并获得另一个,“说Anush莫汉达斯·,营销副总裁和业务发展NetSpeed系统。“那些泡沫上知道什么是有效的从管理的角度来看,什么是有效的得到一个产品。他们不仅关注什么给最好的硬件,或者是将过去的兆赫挤出设计。这实际上取决于你跟谁说话。有一件事是sure-lack自动化是真正的恐龙”。

有关的故事
自定义硬件蓬勃发展
预测其中设计与商品化的物联网硬件是错误的。
差距在验证流程(第1部分)
验证的任务是改变和工具都在努力跟上他们,增加的复杂性。需要更多的验证重用。
功率状态开关变得强硬
理解和实现功率状态开关延迟可以成就或者毁掉一个设计。