未来的处理器会是什么样子

AMD的CTO Mark Papermaster接受了《半导体工程》的采访，谈到了随着规模扩展的好处减少而需要的架构变化，包括芯片、异构集成的新标准以及不同类型的内存。以下是那次谈话的节选。

SE:五年后处理器会是什么样子?是一包薯片吗?它是CPU, FPGA和GPU吗?

Papermaster毫无疑问，未来的加工将是异构的。它是多个计算引擎协同工作，因为大量的数据和 图形处理无处不在。数据中心和个人电脑都需要它，来自物联网的数据爆炸需要整个食物链的分析和可视化。显然存在特定于领域的体系结构的需求。CPU对于一般的处理来说是非常棒的，而且在x86和Arm上运行的应用程序数不胜数。对于更专业的图形和矢量处理，fpga或asic可以提供非常专业的计算。早在十多年前，我们就在AMD看到了这一未来，并将我们的研发工作指向了这一未来。多年来，我们一直在为客户和嵌入式市场大规模生产一种结合了CPU和GPU的APU，现在我们正将这种APU引入数据中心。我们还推出了小纸片。我们在CPU性能方面处于领先地位，如果没有芯片，我们不可能做到这一点，而芯片是获得如此高的内核数或I/O连接所必需的。我们有混合节点，其中我们利用了7nm cpu和12nm I/O和内存芯片。 The future is heterogeneous, applying the best process node to a specific chiplet function. And in the future, it will be mixed materials. In an era of a slowed Moore’s Law, we can still provide a jump for power, performance, or area. It may not be all three of those at once, but you can focus on where you need it, and where it would not feasible to apply new technology over the entire circuitry that you need for a solution.

SE:我们可以控制所有这些部分，但你不希望回到过去，一直为每个客户重新设计所有内容，对吗?

Papermaster:对。你必须为未来设计。你必须在一开始就考虑如何将函数以异构的方式组合在一起。这需要系统工程。这不仅仅是芯片架构师自己能做的事情。它们必须通过解决方案的软件和应用程序，然后通过芯片来实现。它是工艺技术，芯片分区，和封装技术。未来的挑战是将这些解决方案结合在一起，这将真正推动我们深入而狭窄的技能领域结合在一起，并在设计技术上进行协同优化，比以往任何时候都要多。

SE:仅仅转移到下一个节点是无法获得足够的功率和性能优势来保证投资的。因此，挑战在于能够以一种足够简单的方式(基本上使用平台方法)将各个部分组合在一起，然后针对不同的应用程序进行分区和优先级划分。对吗?

Papermaster:是的，没错。你必须设计出解决方案。一个很好的例子是V-Cache，我们介绍过的垂直缓存，在CPU芯片的顶部有一个混合绑定的缓存。这只是一个纯金属连接，如果您正在考虑缓存绑定的应用程序，就像EDA使用的许多分析一样，这是一个巨大的优势。在验证您的RTL设计时，我们看到当您运行该应用程序时，您会得到一个显著的跳跃。所以你必须设计解决方案。你必须知道你在解决什么问题。然后，当你这样做的时候，你知道你所拥有的技术真的会带来价值，然后你真的需要考虑所有其他移动的部分。这会带来什么样的挑战?我是否需要新的EDA功能来建模? Do I need new simulation capabilities? What mechanical or thermal issues do we need to solve? You’ve got to back up in your design process to build test chips, and analyze all of that before you can dare bring that first product out. You can’t just hope it’s going to work. You have to know it’s going to work. It really takes a well-thought-out plan and strategy to be developed over a number of years before you bring a solution to market.

SE:商业芯片有市场吗?或者它们还是会由AMD、英特尔和Marvell开发，供自己内部使用?

Papermaster:今天，它是内部开发的芯片。我们运送小芯片已经很多年了。像这样的创新总是这样开始的，因为标准需要时间。我们在Infinity架构上进行了投资，这让我们可以连接cpu或gpu，现在又通过收购Xilinx来连接fpga。首先，你需要一种方法将这些不同的ip组合在一起，让它们能够和谐地工作。随着时间的推移，这可以扩展到一个生态系统，但它需要标准。如果你看看我们在过去几年里所做的，我们作为一个行业在标准方面取得了巨大的进步，这将使芯片行业真正成为可能。我们从一个有效的方案开始。在最初的实现中，它基于PCIe的物理连接。但是CXL协议将真正实现一个具有加速器和扩展内存选项的解决方案生态系统。 Imagine that transported into a chiplet ecosystem. That’s the intent of the UCIe consortium.

SE:你如何看待包装转型来实现这一点?我们有很多不同的选择-扇出，2.5D和3d - ic，以及混合键合。

Papermaster有多种包装方法，因为有不同的问题需要解决。每一个都是根据经济和物理限制(如I/O连接的数量)量身定制的。但随着时间的推移，会出现一些整合。我们开始看到成本下降，因为其中一些包装方法达到了更高的产量，这使得它们在经济上可行。然后你可以以此为基础。晶圆级扇出就是一个很好的例子。当它在一些消费产品中达到高容量时，我们可以添加额外的连接层并在此基础上进行构建。我们可以在利用晶圆级扇出方法的衍生品的同时，将其提升到复杂性链的更高位置，解决更多问题。但这不会是一个一揽子的解决方案。对于架空扇形桥以及混合粘接的需求仍然存在。 Each of these elements will continue into the future, and there will be more innovation. It’s going to be a dynamic space where we can get alignment and where we can get volume behind a given technological approach to bring the cost down. And when you bring the cost down, you bring in more and more products that can utilize that approach, and it becomes more of a mass market solution.

SE:在三维领域有很多发展。桥是一个例子，但在RDL中也有很多事情发生，在芯片的背面有电源传输。这些都是现实的吗?

Papermaster:这是现实的，但给行业增加了挑战。如果你想在你的基板上有更多的再分配层，你需要把传统上在代工内部的一些技能集移出去。这需要更广泛地适用于osat。我们看到传统上硅制造和封装技术之间的界限有了更多的重叠。将会有一些交叉，它将给我们更多的选择，我们将如何把这些解决方案组合在一起，以满足消费者对计算的不断升级的要求。

SE:从1微米之前开始，人们就一直在谈论摩尔定律的衰落或死亡，而我们一直在超越它。但经济优势正在缩小。你认为芯片的规模化还会持续多久?它会是相同种类的芯片，还是我们会在异构封装中看到2nm逻辑芯片?

Papermaster现在确实越来越难了。这意味着，要制造那些性能最高的设备，成本真的会上升。展望未来，你必须更加谨慎地选择应用新技术的领域。过去，我们希望同时获得PPA——电力、性能和面积效益，并在每个新节点上降低成本。现在，我们必须更有选择性。你可能不会得到那么多的功率效益，或相同的最大频率效益的晶体管，你过去有。但你必须考虑整个等式，以及你的产品在哪里能获得显著的经济效益。你仍然想要获得这些好处，即使它的成本会更高，所以你想要设计它，让你使用的电路从新技术中获得最大的好处。我们将需要更多的异构性、更多的小芯片和更先进的封装来将所有这些碎片组合在一起。

SE:也会更合理一些吗?许多功能缩小都是为了在芯片上创造更多的空间。现在你可以用混合键等方法将它们以不同的方式组合。

Papermaster:对。如果你给架构师一个更简单的方法来解决问题，他们会找到的。它们非常明亮。我们不断地重新评估如何实施我们正在采取的提高性能的方法。一个很好的例子是人工智能，它可能是增长最快的工作负载——不仅在数据中心，而且在边缘和端点客户端设备上。我们看到这个领域正在进行着巨大的创新。现在有很多创业公司。我们有很多努力，我们将在未来讨论，以加速我们设备上的AI应用程序，在硬件、软件和应用程序空间进行联合设计。

SE:那记忆呢?我们听说一些新的记忆正在开发中。你如何看待这种情况?

Papermaster对于新的存储设备结构，有几种创新的方法，这些方法要么是独立的，要么是改变任何给定单片芯片中的进程。在内存处理方面有很多很好的工作正在进行，我们和业内的合作伙伴都在积极参与其中。但它远不止于此。还有一些新的记忆结构正在被评估。它们需要时间。你可以很快地改变架构，但当你有高级存储器的新材料时，这需要几年的时间。这是一个创新的成熟领域，因为我们需要的所有这些计算密集型应用程序都同样需要内存。内存需要在更低的功耗下工作，它需要在它们所支持的计算元素可接受的延迟下工作。

SE: AMD已经收购了Xilinx和Pensando。这些收购背后的原因是什么?不同的是，AMD在历史上很少进行收购。

Papermaster我们主要专注于有机增长，这对我们非常有利。赛灵思是在正确的时间选择了正确的合作伙伴。我们与赛灵思密切合作多年。您可以看到许多Xilinx fpga或自适应计算连接到EPYC服务器并为最终客户提供巨大好处的示例。但正是我们正在讨论的行业趋势促使我们走到一起。我们在2月份完成了对Xilinx的收购。两家公司的文化大同小异。他们都专注于创新，从整体上解决代工技术、封装技术以及架构方面的问题，一直到最终应用解决方案。进一步整合Xilinx为AMD cpu和gpu带来的互补产品组合的能力，将使我们能够满足客户对异构未来的更紧密集成的需求，这是我们在AMD一直非常关注的。Pensando补充了这一点。 We have the start of a smartNIC portfolio with Xilinx, but it was a focused portfolio. That gets complemented by Pensando, which has a highly programmable solution, leveraging P4 libraries that really enable customers to tailor it to micro-services. That combination of Pensado, which already has demonstrated a number of successful micro-services solutions, along with the hardware programmability of the Xilinx portfolio, is a tremendous combination.

图1:AMD用于EPYC平台的3D堆叠芯片V-Cache。来源:AMD

SE:这也让芯片在市场上停留的时间更长，对吗?您可以更新它们，以适应软件或协议或安全性的任何变化-甚至噪音和各种物理影响。

Papermaster:是的，但这并不新鲜。这是“永无止境的旅程”中的“曾经”，完善了我们拥有的工具和方法。我们拥有自适应的电源管理技术，包括模内工艺温度的细粒度分布和电压监测。我们的控制器每秒轮询数千次，将这些读数与我们在制造测试时的读数进行比较。未来还会增长，因为随着边际的缩小，随着每一个新节点上电压的降低，缺陷的影响会越来越大，你会得到非常微妙的缺陷。这些很难测试。你必须实时调整操作点，以获得这些动态变化，并在噪声和变化的情况下，实现对制造规格的稳健操作。你必须限制它，你必须实时发现它并适应它。

SE:这曾经是制造过程中内置的，但现在在流程中被踢得更靠后了，对吗?

Papermaster:是的，你必须设计和真正创新，以确保质量上升，而不是下降。你必须提高每一代的质量。不再只是PPA。它包括动力、性能、面积和质量。你必须在新设计的一开始就考虑到这一点，包括安全性、成本和所有其他方面。

相关的
自定义、异构集成和暴力验证
为什么需要新的方法来设计复杂的多芯片系统。
如何优化处理器
处理器设计至少有三个体系结构层，每一个都起着重要的作用。
谁负责处理器验证?
异构设计和AI/ML处理暴露了现有方法和工具的局限性。
商用芯片安全隐患扩大
从多个供应商菜单中选择组件对于降低成本和上市时间有着巨大的希望，但这并不像听起来那么简单。