隧道场效应晶体管出现在扩展竞赛

传统CMOS比例将继续在可预见的未来,可能到5 nm节点也许之外,根据许多芯片制造商。

事实上,芯片制造商已经策划了一个通向5 nm节点,但不用说,沿路的行业面临着众多的挑战。目前,晶体管的主要候选人5 nm是suspects-III-V finFETs;gate-all-around;和纳米线。但是突然,势头已经开始构建另一个新兴的候选人:隧道场效应晶体管(TFET)。

Imec CEA-Leti, IBM,英特尔和其他积极致力于TFETs,并有充分的理由。目前为5 nm, TFETs陡峭的亚阈值斜率晶体管可以规模供应电压小于1伏特,甚至低至子- 0.5伏。TFET类似于今天的场效应管,但TFET实际上是一个gated-diode,利用电子隧道技术。理论上,TFETs可以开关的电压低于当前和未来的finFETs。

亚伦说:“TFET是一个热门领域,中国农历新年庆祝活动之前更换灯笼内,在Imec逻辑项目的主任。“有一个大的挑战如何使一个开关可以击败60-millivolt每十年。隧道场效应晶体管可以打破这个障碍。原则上,TFETs可以低于60-millivolt每十年在室温下摆动。这就是为什么有很多感兴趣的。”

在未来,TFETs可能适合低功耗应用程序,包括一个新兴领域,近门槛计算。“很多人都看着近门槛计算来解决权力从一个系统方面,“中国农历新年庆祝活动之前更换灯笼内说。“我们的想法是曲柄的电压。我们讨论的是0.5伏及以下。TFETs可能是这个领域的主要竞争者。”

把TFETs投入生产是说起来容易做起来难。像未来finFETs TFETs可能需要III-V材料、纳米线和其他复杂的技术。“这些设备行业朝着正确的方向前进,但功能演示还没有形成,”亚当说品牌,晶体管科技集团高级主管应用材料。“仍然有许多问题要解决这个设备的工作。”

TFET嗡嗡声
多年来,TFETs主要是技术论文的主题和研究大学。在实验室里,例如,宾夕法尼亚州立大学和巴黎圣母院大学最近发布了超导隧道结交错和破碎的差距在InGaAs / GaAsSb TFETs。

然后,业界开始认真对待TFETs早在2010年,当欧洲发起了所谓的陡峭的项目。程序,包括TFETs的发展,包括CEA-Leti,欧洲GlobalFoundries, IBM、英特尔等等。

在过去两年中,IBM和英特尔展示了他们的第一个TFETs在实验室,在即将到来的IEEE国际电子设备会议(IEDM)去年12月,Imec,英特尔和其他人预计TFETs上展示他们的最新结果。Imec将描述一个垂直TFET,英特尔将推出一个新的开头resonant-TFET (R-TFET)。

TFETs可能出现在2 d和3 d的配置。他们可以是基于批量互补金属氧化物半导体或绝缘体(SOI)技术。理论上,TFETs能够解决一个大问题。一般来说,今天的场效应管,操作通过发射能量势垒,仅限于60-mV /十年,使他们难以规模低于0.5伏特。

TFET是PiN-gated二极管反向偏压运作。TFETs利用结构的隧穿电子通过一个障碍,而不是流动障碍如场效应管。

TFETs有一些优势和劣势,而finFETs。“今天,finFETs推动大量的电流。他们这样做很好,”Imec的中国农历新年庆祝活动之前更换灯笼内说。“如果你看看TFETs,他们不把很多电流。事实上,他们在当前很短。但当你开始降低电源电压,我们谈论的是子- 0.5伏,有一个政权TFET会胜出。然后,finFET和纳米线开始退出比赛,因为亚阈值摆不够陡峭。”

5 nm的竞争者
很难预测,但该行业能看到各种芯片架构在生产5 nm节点,如3 d设备,III-V finFETs, gate-all-around也许TFET。

所有的未来技术有几个挑战。“Gate-all-around垂直距看起来很有趣。但是如果我们跟设计师(约gate-all-around),他们会发疯。他们不需要知道如何设计的这些特性,”乔说De Boeck Imec的首席技术官。“(III-V finFETs)仍在路线图,但他们还没有可制造的。承诺的性能还有待观察。”

德Boeck说TFETs集成问题,但他们看起来有前途。“TFETs会找到它的位置,在我们看来,在超低功率部分,”他说。

英特尔,技术有浓厚的兴趣。两年前,英特尔描述了InGaAs TFET sub-60mV /十年切换。说:“有几个类型的TFETs凑说,“Mayberry迈克尔科技和制造业集团副总裁兼英特尔组件研究。“TFET是一个更直接的技术来实现,但仍然存在很多挑战。”

在即将到来的IEDM事件,英特尔将描述一个双栅和纳米线异质结TFET 9 nm。此外,英特尔将描述R-TFET,一种设备,可以使sub-9nm gate-lengths。据说R-TFET 25 mv /十年Vdd = 0.27 v。

英特尔的TFETs基于CMOS。相比之下,CEA-Leti描述了一个基于全耗尽SOI TFET (FDSOI)工艺流程,以high-k /硅锗金属门方案和紧张。还有一些人正在看垂直或3 d TFETs。去年,IBM已经展示了InAs-Si垂直异质结隧道二极管与水流和TFETs纪录高位150 mv /十年的斜坡。

与此同时,在即将到来的IEDM Imec将描述一个异质结垂直TFET或VTFET。“我们已经演示了一个锗异质结设备或germanium-source-on-silicon来源,“Imec的中国农历新年庆祝活动之前更换灯笼内说。“这是垂直的。为什么它是垂直?我们设想的5 nm节点,不会有多的空间去做常规布局。将垂直给了我们优势。我们可以选择性地将任何硅柱和种植不同类型的设备使用这种方法有选择性地。”

不要期望在短期内的技术。“TFET是针对5 nm,至少在Imec的路线图,”他说。“7 nm节点会准备好了吗?前景并不光明,因为有很多基本问题。”

接下来是什么?
事实上,有几个挑战TFETs投入生产,Alan Seabaugh表示一个圣母大学的电子工程教授,一直在TFETs好几年了。“有新材料。和你没有那么多的经验在城门口电介质对这些系统。你也必须得到n和p通道工作,”Seabaugh说。

尽管该行业仍然是应对这些挑战,研究者目前正在寻找在当前一轮TFETs。“大学现在看后会发生什么III-V TFETs,“Seabaugh说。“如果你真的觉得你想要在一个陡峭的装置,它可能不是一个我们所知的半导体材料。这些2 d或原子层材料,如石墨烯或一些di-chalcogenides二硫化钼和钼等亚碲酸盐。最终,这些材料可以选择TFETs。”

的选择,当然,取决于给定的应用程序。“你必须想想20年到25年,”他说。“我们想要做什么?我们希望技术能够降低电压,计算清道夫代也许足够低。我们不会做,没有设备的一些重大突破。”