质子提高铁电存储器;low-jitter全数字锁相环;复合半导体的灵活的显示。
研究人员从阿卜杜拉国王科技大学(KAUST)、青岛大学、浙江大学开发出一种方法来生产多个相变在铁电材料,这可能会增加神经形态记忆的存储容量。
铁电材料的方法使用proton-mediation铟硒化。研究人员把材料晶体管组成的silicon-supported多层异质结构。异质结构,一层铂电极作为外加电压和多孔硅充当电解质和提供质子的铁电薄膜。
研究人员逐渐注入或删除质子从铁电薄膜通过改变外加电压。这个可逆地产生了几个铁电与不同程度的质子化作用阶段,这将使多级存储设备和更大的存储容量。更高的积极应用电压提高了质子化作用,而负电压更高的振幅枯竭的质子化作用在更大程度上的水平。
质子化作用水平也取决于电影的邻近层二氧化硅。他们在底层达到最大值,这与硅接触,和减少阶段达到最小数量在顶层。此外,质子诱发铁电相回到初始状态,当外加电压。
通过制造一个电影与二氧化硅平滑、连续的界面,显示团队创建了一个proton-injection效率高的设备操作低于0.4伏特。“我们最大的挑战是降低工作电压,但是我们意识到proton-injection效率管理界面操作电压和可以相应地调整,”范说KAUST的雪。“我们正在致力于发展铁电神经形态计算芯片消耗更少的能量和操作更快。”
鑫他et al .,由可逆转换的亚稳态操作电压较低的铁电相。科学。eadg4561放置9日(2023年)。DOI: https://doi.org/10.1126/sciadv.adg4561
中国科技大学的研究人员设计了一个low-jitter毫米波全数字锁相环(CSS-ADPLL)芯片使用charge-steering抽样技术。
CSS-ADPLL芯片包含一个电荷舵鉴别器(CSS-PD) SAR-ADC,数字滤波器结构紧凑。频率合成器可以用来提供精确的载波信号5 g / 6 g毫米波通信系统。
团队说charge-steering抽样结合逐次逼近注册类型ADC (SAR-ADC)使用电荷舵抽样技术使建筑高相辨别数字鉴相器的增益,线性,multi-bit数字输出。
测试结果表明,芯片实现了时钟抖动75.9 fs,参考假-50.13 dBc水平和品质因数为-252.4 dB (FoM)值。芯片的核心区域措施0.044毫米2。
18.8 - 23.3 GHz ADPLL基于Charge-Steering-Sampling技术实现75.9 fs均方根抖动和-252分贝,2023年研讨会VLSI技术和电路
印度科学研究所的科学家们开发了一个灵活、复合半导体材料潜在的应用在柔性或曲线显示,可折叠手机和可穿戴电子产品。
研究人员使用喷墨印刷技术,使40%的复合材料的重量是由水不溶性聚合物,如乙基纤维素在不改变半导体氧化铟的属性。由此产生的材料是高度灵活和可折叠性能恶化。
设计材料,研究者的聚合物混合氧化物前体的方式相互连接形成氧化物纳米通道分离的聚合物周围岛屿通过电子可以从源移动到下水道。使用一种不溶于水的聚合物,没有混合氧化物晶格在制造是关键。
“这相分离和polymer-rich群岛有助于止裂的形成,使其超级灵活,“Subho Dasgupta说,印度在材料工程系副教授。
通过喷墨打印,研究者应用一系列柔性基板的材料。
接下来,该小组计划测试它的保质期和质量控制从设备到设备才可以将规模扩大到大规模生产。他们还计划寻找其他聚合物,可以帮助设计灵活的半导体。
案件中,M。Cherukupally, N。、Gogoi”栏目普拉丹,jr、Mondal”栏目耆那教徒,M。,a, Dasgupta Senyshyn s(2023),超级灵活,机动性高无机/有机复合半导体聚合物基板印刷电子产品。放置板牙。抛光工艺。2300256。https://doi.org/10.1002/admt.202300256
|
|
|
|
|
|
|
|
|
|
留下一个回复