新兴应用和包装的挑战

高级封装正在发挥更大的作用，成为开发新的系统级芯片设计的更可行的选择，但它也给芯片制造商带来了一系列令人困惑的选择，有时还会带来高昂的价格。

汽车、服务器、智能手机和其他系统都以这样或那样的形式采用了先进的包装。对于其他应用程序来说，这是多余的，一个更简单的商品包就足够了。尽管如此，先进的包装正迅速成为许多人的一个有吸引力的选择。该行业正在开发新形式的先进包装或升级现有技术，以满足5G和人工智能等一系列应用。

这个行业花了很多年才走到这一步。几十年来，在一个基本的封装中组装模具已经成为可能。但是，随着扩展速度的下降，封装打开了一套全新的体系结构选项，可以提高性能、降低功耗，并为设计增加灵活性，既可以针对特定市场进行定制，又可以缩短上市时间。

然而，没有一种包装类型可以满足所有需求。每个应用程序都是不同的，每个应用程序都有自己独特的需求。在某些情况下，先进的包装甚至可能不是正确的解决方案。

《半导体工程》在服务器、网络设备、智能眼镜和军事/航空航天四个市场中研究了先进封装的好处和挑战。虽然这只是可能应用的一个例子，但它突出了芯片制造商未来在封装方面将面临的一些主要问题和挑战。

根据Yole Développement的数据，2019年IC封装市场总额为680亿美元。据Yole称，其中，先进包装行业在2019年为290亿美元，预计到2025年将增长6.6%，达到420亿美元。

服务器
通常情况下，为了推进前沿设计，设备制造商依赖于芯片缩放。目标是在每个新的流程节点上在单片芯片上封装更多的功能，大约每18到24个月推出一个新节点。但是在每个节点上进行扩展变得更加困难和昂贵，并且价格/性能收益正在减少。因此，虽然扩展将继续，但并非系统中的所有组件都能同等扩展。

“这真的是关乎经济的问题，”腾讯商业发展副总裁Walter Ng说联华电子．“在尖端节点，晶圆成本是天文数字，所以很少有客户和应用程序能够利用昂贵的工艺技术。即使是那些能够负担得起成本的客户，他们的一些模具尺寸也超过了最大十字线尺寸。当然，这会带来产量挑战，从而进一步加剧成本问题。客户需要更优化的技术解决方案，这将提供更具成本效益的业务解决方案。设计和验证所需的大量时间系统级芯片从上市时间的角度来看，处于前沿的SoC也是许多人关注的问题。”

在服务器领域，这意味着分解——卸载不需要或不受益于最先进数字逻辑的功能——以及使用高速模对模互连的异构集成。有很多选择，但目前最热门的是小芯片。

在chiplets在美国，芯片制造商可能在一个库中有一个模块化芯片菜单，而不是所有的芯片都必须在同一个工艺节点上开发。一般来说，包含芯片的设计类似于单片SoC，但开发成本更低。

这一切在纸面上听起来不错，但存在一些挑战。“这是一个新兴的环境。这是新型号。当涉及到接口时，没有很多标准。芯片集成的早期采集者往往是垂直集成的公司，他们可以控制所有的设计元素，特别是接口，”Eelco Bergman说日月光半导体他在最近的IMAPS2020会议上的一次演讲中说。“如今，芯片设计将主要由芯片开发商推动，无论是IDM还是无晶圆厂供应商。随着行业的发展和生态系统的开放，你会看到这种变化。”

其他人同意了。“了解总线设计和接口规格非常关键。如果这是一个专有的情况，那么很明显，客户最终将在那里发挥主导作用。在一段时间内，这将是正确的，”Mike Kelly说，先进的封装和技术集成副总裁公司他在一次演讲中说。“一旦我们建立了一个公共总线架构，每个人都能理解并得到很好的指定，那么无论是垂直整合的公司、IDM还是OSAT，设计都可以非常灵活。”

AMD、英特尔和其他一些公司已经推出了类似芯片的架构。例如，AMD最新的服务器处理器系列在一个模块中集成了较小的芯片，而不是一个大型的单片芯片multi-chip模块(罗马数字)。这些芯片使用一个模对模互连连接。

AMD的MCM被称为2D芯片设计，采用了基于14nm工艺的集成I/O和内存控制器芯片。那个骰子位于中间。在MCM中还集成了8个7nm处理器模具。四个处理器模位于I/O模的每一边。

图1:AMD的EPYC服务器工艺，有8个核心芯片和1个I/O芯片

对于其服务器处理器系列，AMD转向类似芯片的方法有几个原因。“为了保持每两年达到2倍性能的趋势，我们将需要芯片，不仅要在更好的产量下提供更多的晶体管，而且要减少高级节点硅的总量，”ibm的高级研究员布莱恩·布莱克(Bryan Black)说AMD他在一次演讲中说。

展望未来，AMD计划在服务器处理器方面扩大其MCM的努力。该公司还计划开发使用3D堆叠技术的芯片。Black表示:“当我们转向3D堆叠时，我们将加剧我们在2D中所面临的所有挑战。

基于2D和3d的芯片设计都面临许多相同的挑战。“小芯片不是免费的，”布莱克说。“它们确实有成本，包括包装成本和模具面积成本的增加。我们不能把一个面积为2X的单片组件分成两个面积为1X的小芯片。在两者之间进行通信时存在开销，以及额外的功率逻辑、额外的一致性逻辑、额外的时钟控制以及有效的测试控制。除了I/O通信开销之外，我们还需要大量额外的控制逻辑来连接这两个芯片，并使它们看起来尽可能相似于一个芯片。”

最重要的是，包装要求模具具有良好的产量，也称为已知的好模具。包装中的一个坏模具就会导致产品或系统故障。“所有的骰子都有参数变化。所以我们有一个基本的测试和多模解决方案的表征问题。有些很慢。有些速度很快。有些耗电或多或少。”布莱克说。

热量、功率分配和可靠性也是基于芯片设计的挑战。然后，如果一揽子计划失败，最大的问题是谁来承担责任。是芯片厂商、IP厂商还是封装厂商?

为此，包装行业可以从过去的经验中学习，特别是在2.5D的早期阶段。与2.5 d，模具堆叠或并排放置在模具的顶部插入器．插入者，它包含通过硅孔(tsv)，作为芯片和电路板之间的桥梁。

在2.5D的早期阶段，设备制造商正在努力解决不同的芯片、集成问题和产量挑战。不过，随着时间的推移，供应商解决了这些问题。

“我还记得2.5D项目刚开始的时候，”Amkor的Kelly说。“帮助我们的第一件事是将收益率提高到一定程度。这样一来，你就不会面临太大的挑战，因为你已经出现了一些产量损失。”

如果一个模具不符合规格，供应商就会对设备进行广泛的根本原因分析。这需要一个合理的测试策略。

对于使用小芯片的异构集成，可以实现相同类型的配方。和以前一样，高产量的显影是至关重要的。“你会把它带到另一个极端。你会有更多的模具和焊点。但只要你的基本组装过程坚如磐石，它就不会像2.5D那样令人痛苦。”Kelly说。

事实上，一揽子计划必须以可接受的成本获得良好的收益。但是当故障发生时，它会回到供应商那里。“在一天结束的时候，供应商是最终对产品负责的人。但是支持芯片供应商的供应基地在故障分析过程中提供了帮助。一旦确定了这一点，那么责任和责任就会变得更加明确，”ASE的Bergman说。

我们的目标是首先防止失败。这需要从设计开始的整体方法。“在设计阶段，我们将找出最适合客户的方案，”该公司首席运营官肯•莫里托(Ken Molitor)表示Quik-Pak．“我们将交钥匙整个项目，我们设计基材，制造基材，然后提出一个有凝聚力的设计。然后，我们会把它组装起来。(在这个过程中)有一些里程碑。这往往会降低他和我们的风险。”

网络设备
网络设备供应商也面临着许多同样的挑战。网络是一个复杂的系统，从家庭办公室到云。为了解决这些市场，通信设备供应商为网络的不同部分销售不同的系统。

例如，在网络的一部分，思科为大型服务提供商销售路由器。路由器使用IP数据包来指导网络。思科最新的路由器是基于自己内部的专用集成电路(ASIC)。基于7nm工艺，思科的单片ASIC可在同一芯片上实现12.8 Tbps的带宽。

思科还为其其他网络产品开发asic。其他通信设备供应商也在开发asic。

由于一些原因，供应商也在探索或实现替代方法。在每个节点上，ASIC都变得越来越大，越来越昂贵。它还集成了SerDes(序列化器/反序列化器)，它提供了高速芯片到芯片的通信。

Juniper的高级工程师Valery Kugel在一次演示中表示:“随着每一代技术的发展，网络带宽扩展需求都会导致网络专用集成电路芯片尺寸的增加。“SerDes占据了ASIC区域的很大一部分。”

还有其他问题。ASIC由数字模块和模拟模块组成。数字部分受益于扩展，以更高的带宽实现更多的功能。但并不是所有东西都能从规模扩张中受益。

“SerDes的功能并没有缩小。这是一个模拟结构。它不能很好地扩展，”TE Connectivity的技术专家和行业标准经理内森·特雷西(Nathan Tracy)说。Tracy也是光互联论坛(OIF)的总统成员，这是一个行业标准组织。

这里有几种解决方案，包括小芯片。为了在封装中连接模具，OIF正在开发一种称为CEI-112G-XSR的模对模接口标准。XSR连接MCMs中的芯片和光引擎。它可以在短链路上实现高达112Gbps的数据速率。XSR仍处于草案形式。

在网络设备中实现芯片和XSR有几种方法。例如，大的ASIC被分成两个较小的模具，它们使用XSR链路连接。

在另一个例子中，大的SerDes块被分解成四个较小的I/O死亡。然后，在MCM中，ASIC位于中间，周围是四个较小的I/O芯片。

图2:需要模对模连接的以太网交换机SoC示例。来源:Synopsys对此

此外，设备制造商可以在MCM中集成光引擎和开关芯片ASIC。

特蕾西说:“业界对联合封装光学器件议论纷纷。“我说的是将光引擎直接安装在开关硅上的可能性，而不是在交换机刀片上安装可插拔光模块。你需要一个低功耗的高速互连。讨论的焦点是OIF的XSR开发。”

是否采用小芯片将取决于应用程序。在某些情况下，asic仍然有意义。这里有几个因素，比如成本和产量。“这一切都是为了降低能耗，”特雷西说。

“小块的使用允许减小主模具尺寸，以适应十字线尺寸的限制。但大多数集成电路不受网线限制。所以这个参数只适用于极少数的ic。这是一个强有力的论点，但不适用于大多数设计，”一位专家说。“如果你把设计一分为二，每片晶圆就会有2倍的芯片数量。假设每片晶圆的缺陷“D”相对恒定，那么你的成品率从X-D到2X-D。当然，每个包装需要两倍的模具，所以你的有效产量是(2X-D)/2 = X-D/2。你已经有效地减少了一半的缺陷，成本是更复杂的两个模具而不是一个模具包。随着多模封装技术的不断改进，这将不再是一个问题。”

智能眼镜
这些解决方案可能适用于网络设备，但消费者市场有不同的要求，特别是对新兴产品。

例如，在研发方面，几家公司正在开发下一代智能眼镜或AR/VR眼镜。虚拟现实(VR)使用户能够体验3D虚拟环境。增强现实(AR)采用计算机生成的图像，并将其覆盖在系统上。

如果这项技术成功，AR/VR眼镜可以用于数据检索、人脸识别、游戏和语言翻译。它们还可以在一个表面上投射演示文稿或键盘。

Facebook现实实验室主任兼研究科学家Chiao Liu在去年IEDM上的一篇论文中表示:“(AR/VR)及其变体设备才刚刚开始成为下一代计算平台。”

开发一副实用而便宜的智能眼镜并不是一件简单的任务。这些产品需要新的低功耗芯片、显示器和接口。在这种眼镜中，程序可以通过声音、眼神和头部/身体运动来激活。所有这些技术都必须是安全的。

Facebook的硅工程总监Ron Ho在IMAPS2020的一次演讲中说:“我们需要全面的大幅改进。”“我需要比现在的系统所能维持的性能更高的性能。一般来说，我需要运行速度更快，延迟更低。”

为了使智能眼镜的外形尺寸合适，IC封装是关键。“我必须管理能够提高性能和降低延迟的包，”Ho说。“你不能强迫芯片通过多英寸的轨迹，并在PCIe上消耗大量电力。而是把它们一起打包放在一起。通过tsv，它们有更高的带宽和更高的性能连接。”

在IEDM上，Facebook透露了一些关于其AR/VR眼镜的线索，这款眼镜正在研发中。在一篇论文中，Facebook概述了AR/VR眼镜的计算机视觉接口技术的发展。底层技术是一种先进的CMOS图像传感器。

CMOS图像传感器为智能手机和其他产品提供了相机功能。但标准的图像传感器不适用于AR/VR眼镜。所需要的是具有先进包装的机器感知优化图像传感器。在论文中，Facebook描述了一种三层图像传感器。第一层是带有处理单元的图像传感器，其次是聚合处理器，然后是云计算平台。

Facebook还提到了铜混合键合。为此，模具是堆叠和连接使用铜-铜扩散键合技术。目前还不清楚Facebook是否会走这条路，但混合绑定在图像传感器领域是一项众所周知的技术。

军事/航空
与此同时，几十年来，美国国防部(DoD)已经认识到芯片技术对美国的军事优势至关重要。对于各种系统，防务界在先进和成熟节点上都使用芯片。包装也是这个等式的关键部分。

军事/航空航天涉及大量不同需求的客户，尽管这里有一些共同的主题。“我们服务于很多不同的领域，”快pak的Molitor说。“我们为军事/航空工业提供服务。军事/航空项目往往是长期的。他们习惯于处理那些必须工作20到30年的部件。”

军事/航空客户面临其他挑战。与商业领域一样，开发先进芯片的成本昂贵，但每个节点的收益都在减少。此外，对于防务行业来说，交易量相对较低。

有时，国防界使用非美国的武器。晶圆代工厂获得先进的芯片，但出于安全考虑，它更倾向于使用国内供应商。Mil/aero客户需要一个可靠的芯片和封装供应链。

尽管如此，国防部正在寻找芯片扩展之外的替代方法，即异构集成和芯片。

例如，英特尔最近获得了国防部新芯片项目的新合同，称为最先进的异构集成原型(SHIP)项目。根据该计划，英特尔在美国建立了一个新的芯片商业实体。该项目为客户提供了英特尔的封装能力，包括国防部和国防社区。

SHIP计划有不同的部分。英特尔赢得了该项目的数字部分，Qorvo则获得了SHIP项目的射频部分。根据该项目，Qorvo将在德克萨斯州建立一个RF异构封装设计、生产和原型设计中心。该中心将主要为国防社区服务。

Qorvo在军事/航空领域并不新鲜。多年来，射频器件和其他产品的供应商为军事/航空和商业部门提供代工和包装服务。该公司开发基于氮化镓(GaN)、砷化镓(GaAs)和其他工艺的器件。

在军事/航空领域，包装要求多年来一直在变化。“多年前，当我刚开始为Qorvo工作时，没有人希望我们给他们寄送包装好的零件。Qorvo防务和航空市场战略总监迪恩·怀特说:“军事/航空公司想要裸机。”“我们已经看到市场从军事航空航天类型的市场，即裸模具，转变为包装和包装集成。包装比几年前更环保。我们为mil/aero做了很多不同的包装，这取决于功率水平、散热和振动的稳健性。”

根据SHIP项目，Qorvo将使用基于GaN、GaAs和硅的器件提供异构封装服务。目标是满足国防部所谓的SWAP-C，这是一个缩略词，表示在各种应用中封装的尺寸、重量、功率和成本要求，如相控阵雷达系统、无人驾驶车辆、电子战平台和卫星。

虽然Qorvo将提供一站式服务，但SHIP项目主要针对包装。它将继续为军事/航空客户提供代工和包装服务。“我们正在模仿我们的代工模式。我们使用的是同样的开放获取模式。这是一种服务。你可以在我们的铸造厂设计。然后你可以说，‘你能把这些零件放在一个包装里吗?’所以这是对我们现有能力的增加或扩展。”

同时，mil/aero涉及定制工作。每个客户可能有不同的包装要求和不同的挑战。

以射频为例。怀特说:“射频领域面临的挑战之一是，一旦将设备放入封装中，它就会改变射频性能。”“你必须设计你的芯片和mmic来适应这些封装，并尽可能接近他们最初的预期性能。”

考虑到这一点，围绕射频开发芯片模型说起来容易做起来难。SHIP的目标是使用GaN、GaAs和硅。它们也都将被集成到这些异构的软件包中。”“频率越高，芯片式设计的挑战性就越大。这是我们作为SHIP项目的一部分正在探索的领域之一。这就是政府所说的芯片类型的设计。这一点还没有完全确定。”

结论
还有许多其他市场有望推动更多的异质集成。苹果公司表示，低端Mac电脑正在转向内部开发的M1处理器，该处理器将CPU核心、图形和机器学习引擎集成在一个“定制包”中。

这仅仅是个开始。在其他市场，如5G、人工智能、移动等，也有新的包装机会，同时也有许多挑战。但随着市场发生新的重大变化，让这个行业保持忙碌的机会似乎并不少。

有关的故事

为先进包装建立动力

迈向更先进包装的竞赛