WeiLii谭

(所有的帖子)
WeiLii Tan是西门子EDA的高级产品经理。

作者最新文章

为什么每个设计IP都需要一个完整的QA方法
通过WeiLii谭- 2022年9月22日-意见:0

设计IP是当今半导体行业创新的关键贡献者。随着硅设计的复杂性和规模的增加，设计和验证时间也在增加。设计IP支持模块化和设计组件的重用，因此设计人员可以利用已经存在的组件作为基线来加快设计进度。因此，……的使用就不足为奇了。»阅读更多

在IC验证的生产就绪工程解决方案中使用ML方法
通过WeiLii谭- 2022年8月2日-评论:0

半导体设计继续推动性能、功能和效率的极限，同时其应用范围扩展到高性能计算、汽车解决方案和物联网设备。半导体设计的设计复杂性、规模和关键任务操作的增加意味着IC验证策略必须演变以覆盖扩展…»阅读更多

用于生产设计流程的时序库LVF验证
通过WeiLii谭- 2020年2月27日-评论

在过去的几年中，变异建模已经从表示芯片变异(OCV)的单一降值因子发展到自由变异格式(LVF)，这是当今领先的标准格式，它将变异信息封装在时序库(.libs)中。LVF数据被认为是22nm及以下高级工艺节点的必要条件。在最小的工艺节点，如7nm和…»阅读更多

云特征
通过WeiLii谭- 2019年12月19日-评论:0

库描述是一项计算密集型任务，需要数天到数周才能完成。由于库的大小越来越大，需要描述的操作条件越来越多，以及需要在22/20nm和更小的工艺节点的库中进行统计变化建模，库表征的运行时间正在增加。云平台提供了一种加速库特征化的方法。»阅读更多

下一代自由验证与调试
通过WeiLii谭- 2018年9月27日-评论

准确的库表征是现代芯片设计和验证的关键步骤。对于拥有数十亿个晶体管的全芯片设计，由于运行时间和内存的限制，通过模拟进行计时签到是不可实现的。相反，需要使用静态时序分析(STA)的可伸缩方法。该方法使用Liberty文件来封装库特征，例如…»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu