与会专家:Nvidia制造与工业全球业务发展主管Jerry Chen坐下来讨论了极紫外(EUV)光刻技术和其他下一代晶圆厂技术;Lam Research计算产品副总裁David Fried;KLA营销和应用副总裁Mark Shirey;以及D2S首席执行官藤村昭。以下是那次谈话的节选。要查看本讨论的第一部分，请单击在这里．第二部分是在这里．
SE: EUV光刻技术正在生产7nm和5nm逻辑节点。我们已经听说一些芯片制造商正在从5纳米的EUV单模转向EUV双模。从那里，我们期待看到高na EUV，这是在研发中。你从这里的有利位置看到了什么?
炸:如果EUV早几年按原计划部署，它将被用作单一模式缩放的替代品，并作为193nm浸没式光刻的逐步发展。不幸的是，EUV的建立花费了比预期更长的时间。这就产生了对193nm浸没的多种模式的持续需求，包括自对齐双模式和自对齐四模式。大约20年前，我曾使用90nm线进行过一些早期的双图版计划，当时自对齐双图版还不太可行。当时，我们在实验室里用了一个小技巧。由于EUV需要很长时间才能实现，我们构建了一个更强大的双模式和四模式版本，以填补商业EUV能力缺乏留下的空白。EUV现在终于可用了，但它已经到了不能仅仅用作单一图案替代品的时候了。在一些应用中，EUV极有可能在双图版的蚀刻步骤中作为蚀刻的替代品。EUV仍然具有巨大的优势，因为它将消除大量的处理时间和复杂性。通常，这些类型的光刻缩放变化带来的材料挑战。 I lived through the 248nm to 193nm lithography transition, and it was a difficult transition because many of the materials weren’t fully ready for manufacturing criteria. The equipment at the time was ahead of the materials. With EUV, it’s a little bit different. The equipment took so long to arrive and due to the extremely short wavelength, EUV introduced several unique material challenges. In addition, any stepwise progression in the fab has ripple effects into every other aspect of the fab. However, I believe there are adequate levels of innovation in all semiconductor fabrication sectors to support the progression to EUV along with the next big stepwise progressions.
Shirey说:在这几代EUV中，有大量的工作正在进行。从EUV网片开始，正在制定和部署从掩模车间的初始认证到fab的网片再认证的检查策略。当我们试图从当前的EUV系统中挤出更多的东西时，电阻的不断发展和源功率的增加推动了检查和计量表征项目。目前正在进行的工作是优化EUV缺陷的蚀刻检查步骤，如开发和大批量制造中的随机缺陷。
》:高na是一个聪明的发明。但是掩模基础设施需要在193i和EUV之间共享，包括高na。因此，为了使高na EUV可行并获得更高数值孔径，高na EUV在一个维度上使用8:1的掩膜尺寸和晶圆尺寸比例，而在另一个维度上保留传统的4:1比例。虽然EUV掩模在反射掩模方面有本质上的不同，但两者的掩模尺寸相同。High-NA允许您通过决定将过去的完整网线设计分成两个网线来保留这一点。掩模上的每个特征现在从划线上反射两倍的EUV能量，提高了更精确和可靠地写入较小特征的能力。当然，在两个维度上8:1会更高。但这将使晶圆制造的产量减少4倍，而不是仅仅减少2倍。或者，它需要一个全新的掩模基础设施来处理更大的掩模，同时也继续支持传统的尺寸。高na将带来改善软件处理基础设施的机会，如用于晶圆光刻的反光刻技术(ILT)和用于掩模写入的掩模工艺校正(MPC)。
SE:即将出现的一些新的、可行的晶圆厂技术是什么?
炸: Lam已经公开了一种干抗蚀液，它可以使焦点深度的高度缩放，高吸收和折叠边缘。这是EUV技术的巨大创新。随之而来的将是各种各样的创新。
陈我想强调两项我们现在和将来都很期待的技术，既是这些技术的消费者，也是这些技术的贡献者。首先，作为一家无晶圆厂公司，我们担心我们的代工合作伙伴在前沿工艺节点上面临的光刻挑战。其次，过程控制变得越来越困难，因为检测亚纳米级缺陷是非常具有挑战性的。在这两种情况下，我们都看到了计算和人工智能驱动方法的良好结果。例如，我们看到计算光刻技术与人工智能技术结合使用，以优化掩模的产量。我们还看到人工智能被用于增强缺陷检查和计量的感知。
Shirey说:芯片的复杂性和半导体需求的增加正在推动检验和计量领域的大量创新。一些关键的变化是EUV，纳米片，先进的存储器和汽车电子。对于最紧密的先导节点，EUV十字线图案质量监测正在创新。纳米片和先进的存储器正在推动对地下结构的检查和测量的需求，光学和电子束技术以及x射线计量学等新技术的不断创新。在前沿领域，人们对小缺陷的更高捕获率有着无法满足的需求，因此光源、传感器和算法都在不断创新，以确保检测和计量工具能够检测和测量更小的问题。随着汽车中硅含量的增加，通过分析来检测和测量更高覆盖率的筛选应用程序，以标记可能出现在芯片生命周期中的潜在缺陷，这是一种创新。
》要深入到更窄和更小的特征上也有困难。EUV双图版当然是必需的。但除此之外，我们还想扩大规模，例如，我们可以构建一个2万核的英伟达GPU。为了实现这一点，我们需要最大限度地适应晶圆和掩模的制造变化。使非常小的接触孔对制造变化具有弹性是一个关键。如果你只是想让这些结构的平均值看起来不错，那也不错。但在晶圆和掩模制造中，你需要所有这些看起来都不错。你需要最坏的例子才能看起来还好。这是一件非常困难的事情，特别是对于这些微小尺寸的光刻技术。你所能给予的任何帮助都是一件好事。 One of the ideas that was originally introduced by Luminescent many years ago is curvilinear ILT or inverse lithography technology. This is where you take advantage of curvilinear shapes on the mask to be able to produce a wafer that is more resilient to manufacturing variation. Even though we’ve known that curvilinear ILT shapes on a mask would improve resilience to manufacturing variation on the wafer, we couldn’t do it. The mask infrastructure couldn’t produce curvilinear shapes.
SE:业界已经消除了ILT曲线面具的一些障碍，对吗?
》:第一个障碍，已经被移除，是多波束掩模写入。在多波束掩模写入中，掩模以像素剂量而不是单独的矩形或三角形写入。多波束掩模写入器以相同的速度写入掩模，而不考虑形状的复杂性。传统的变形光束(VSB)编写器编写曲线ILT形状的时间过长。但是使用多波束写入，曲线掩码与只包含曼哈顿几何图形的掩码需要相同的时间。第二件发生的事情是使用GPU加速掩码数据准备和输出所需掩码形状的ILT。所有这些都允许运行在GPU上的基于像素的软件算法处理、操作和纠正掩模或晶圆形状，以有效地处理曲线形状。因此，多波束写入和gpu一起实现了曲线掩模形状，两者都是通过处理网格中布局的相同大小的像素，而不是处理任意矩形或三角形。在eBeam Initiative的调查中，绝大多数行业知名人士认为，到2023年，我们将在生产口罩上看到大量曲线口罩形状。
有关的故事
|
|
|
|
|
|
|
|
|
|
|
|
留下回复