中文 英语

在系统级设计芯片需要什么

专家:定制和多芯片封装使得使用传统方法制造芯片变得更加困难。

受欢迎程度

美国半导体工程公司(Semiconductor Engineering)副总裁兼半导体总经理John Lee坐下来讨论先进封装和节点的设计挑战有限元分析软件;Shankar Krishnamoorthy,总经理Synopsys的设计团队;西蒙·伯克,杰出的工程师赛灵思公司;加州大学圣地亚哥分校CSE和ECE教授安德鲁·康(Andrew kang)。本次讨论在Ansys举行创意会议.如需查看第一部分,请单击在这里


图1:(从左至右)Ansys副总裁兼半导体总经理John Lee;Synopsys设计集团总经理Shankar Krishnamoorthy;Xilinx的杰出工程师Simon Burke;加州大学圣地亚哥分校CSE和ECE教授安德鲁·康(Andrew kang)。

SE:与过去不同的是,在高级节点上进行的芯片设计越来越多地利用独特的架构。所以现在每个新设计都有完全不同的问题。我们还能使用分而治之的方法吗,还是现在所有的事情都必须在系统级别上处理?

Krishnamoorthy:我们肯定会在整个行业中看到特定领域的架构。每个人都认为这是一种大幅提高每瓦性能的方法,但每种架构都有自己的挑战。通常情况下,我们看到的是很多架构都是针对人工智能训练和推理的,在这些芯片是如何构建的,这些挑战是什么,然后为这组应用程序构建非常有针对性的解决方案,这是有意义的。AI垂直依赖于大量的区块复制。在电源完整性、超低电压操作方面存在很多挑战,因为电源是一个大问题,而且在处理内存访问和计算块之间的访问方面也存在挑战。我们认为超低电压操作是一个很大的机会,可以在流程的早期推动电源完整性,并在流程的每一步都进行电源完整性的协同设计。我们还看到了一个巨大的机会,可以引入与楼层规划相关的技术,以创新的方式处理多个复制块,以及进行结构化路由的技术,以连接计算块,减少计算机到内存的延迟,并引入3D-IC技术,我们看到了很多延迟优化。你需要一个集成的座舱来集成计算和内存以及两者之间的所有连接,并将多物理分析带入同一个座舱。可能在一些垂直领域,深入了解这些设计挑战是什么,然后构建定制解决方案是很有意义的。我们看到,在这些特定的垂直领域构建这些定制解决方案的投资回报率非常高。

伯克:如果你看看fpga工作的市场,特别是数据中心、无线、汽车和手机,五年前你有通用产品,你可以在任何地方部署。在数据中心,我们已经看到对性能的需求激增,硬件的专门化可以解决这个问题。以前,它只是关于性能。今天,我们关注的是每瓦性能。你不可能燃烧几千瓦的能量来得到答案。所以你最终要专门优化性能和功率。你可以看到,在今天的数据中心cpu中,管理人员多于工作人员。您可以将计算卸载到其他东西上,无论是FPGA还是ASIC。即使在汽车行业,你也能看到非常专业的硅。它应该有很长的寿命,不消耗太多的能量。 You certainly can’t burn kilowatts of power in a car. In the cell-phone business, there used to be multiple different vendors solutions, with CPUs as well as FPGAs. We are seeing consolidation into more specialized products that contain all those functions, just for packaging, cost, and power reasons. Each of those markets is driving that for different reasons, but there is a shift away from generality and into more specialized, unique hardware. That’s a challenge for FPGAs, because our business is based on a general product you reprogram to do anything, and now the specialization is starting to impact that. So we end up having a lot more IPs on the chip to address those high-performance segments. The unification of our markets is growing over time.

Kahng:随着2.5D的专业化,行业真的需要关注NRE的可扩展性——当你为一个产品使用多个模具而不是一个模具时的验证和测试负担。为了支持寒武纪的硅创新爆炸,NRE需要达到可接受的规模,这是该行业在不久的将来将面临的挑战。

:在设计和分析中需要分层方法。当我们看分析的时候,对精确的自底向上模型和精确的自顶向下模型的需求是绝对必要的。例如,如果您正在查看一个特定的复制块,那么对您来说,在原地查看该块的内部,了解其系统级环境及其邻居及其行为是很重要的。但这些模型需要非常复杂,因为发生在这个特定实例上的事情,无论它是一个功能块还是多模系统中的一个芯片,在很大程度上取决于它周围实际发生的逻辑行为。这意味着一套复杂的层次模型,需要多物理意识,以及行为意识,这是一个领域,我们看到了很多希望和很多积极的兴趣。

SE:我们看到整个行业发生了一些变化,从左到右都发生了变化,最终打破了传统的竖井。现有的工具是否能够适应这种情况,或者我们是否需要在不同的时间使用不同的工具?

Kahng:这些工具正在以一种比过去更灵活的方式适应。我们看到流程模拟嵌入在签收和许多自动调优中,这有助于达到计划。我们看到早期DTCO、寻路和机器学习的情况有所改善。预测有助于减少警戒带。EDA供应商正在共同努力,将传统类型的技术更紧密地结合在一起,并减少任何给定迭代的延迟。

Krishnamoorthy我们使用的术语是系统复杂性,基本上所有传统的边界都需要重新审视。我们需要探索跨越这些界限的核聚变,以获得最好的结果。在过去的五年里,为了在每瓦性能或任何其他关键指标方面取得最大的进步,更快的结果来自于融合传统边界,以实现明显更好的结果。结合传感器和分析来真正创建一个连续体是一个很好的例子,我们将监视器和传感器与整个大数据方法融合到硅分析和设计签名稳健性分析。类似地,我们基本上是在使用多物理场分析,以及所有的设计和签名技术,来真正实现对实际问题的并行分析,以及对时序、信号完整性和功率的实际影响。这是我们行业的下一个演变,所有这些边界都融合在一起,但我真的不认为最终用户会从根本上改变工作描述。签收工程师仍在做签收,实现工程师仍在实现,但他们的范围在扩大。传统上,计时工程师可能会把一些东西交给(电力)轨道工程师。但现在,计时工程师和铁路工程师正在密切合作,以签署芯片。或者类似地,传统的前端和后端都在进行切换,但在最新的节点上,如果你想获得最好的PPA,你就不能再使用这种模型了。 So there’s a lot more coupling and learning each other’s domain in order to get better results. It’s fusing across technology areas, but also fusing across the customer job functions to get better outcomes.

伯克:我们今天看到的一个有趣的趋势,部分是因为摩尔定律正在放缓,我们正在朝着多晶硅芯片的解决方案发展,以获得功能、容量和规模。而那些那些必须互相交谈。所以现在我们正在使用中介器和其他新技术,使它们能够以更快的速度和更低的延迟相互交谈。我们以前是在硅芯片里做的。现在,它跨越了系统级别,涉及到解决方案中的多种技术,这使得整个问题变得更加困难。其中一个副作用是,现在我们正在进入一个环境,不是所有的硅晶片都在同一个工艺节点上,也不是来自同一个硅晶片制造商。您将制造商和节点混合在一起,这会使关闭过程复杂化。整个系统的角并不完全对齐。它们有不同的定义,不同的电压,不同的规格。这不仅仅是STA(静态时序分析)。 This is STA, thermal, EMIR (electromigration and IR). Even LVS (layout vs. schematic) and DRC (design-rule checking) are impacted to some extent by this push into a more complex system-level problem. This impacts everyone in the backend.

李:如果你把这些多个模放在中间,信号传递的速度——模之间的通信——会比你必须通过封装和电路板要快得多。我们看到的挑战之一是电磁干扰或串扰可能会发生在插入体上,甚至是高速SerDes的on-die上。因此,电路板设计师为信号完整性所做的许多技术现在正被引入3D-IC世界。

伯克:从系统的角度看,把两个模放在中间可以加快它们之间的通信。如果你来自世界上硅的那一边,突然把一半的硅推到一个单独的芯片上,整个芯片的速度就会减慢,因为你必须穿过其他东西才能到达芯片。这取决于你来自哪里,这是一种进步还是一种退化。不管怎样,你会看到硅设计和封装团队的融合。但是当有四个骰子连接到一个插入体时,从骰子1到骰子4需要一段时间。那是一个很远的地方。你不能打败物理。是的,你实际上得到了一个更大的骰子,但它仍然需要相同的时间到达那里。现在有很多新技术可以让你减少从一个骰子到下一个骰子的物理距离,降低延迟,同时提高带宽和通信。在那些更机械的物理中有很多机会-包装解决方案将使我们达到高容量,并限制我们已经看到的摩尔定律的放缓。 But they’re bringing their own complications. It really falls on the back-end sign-off. How do you make sure the system is actually going to work and continue working once you get silicon back?

Kahng:当你从2D世界,在凹凸规划,分区规划,noc等方面,系统和技术之间的切换非常清楚,管理得很好,到多芯片环境中更动态的切换,协同设计变得更加苛刻。跨系统和技术边界的抽象级别,以实现有效和可扩展的协同分析,仍然是TBD。

Krishnamoorthy:设计师的整个3D工作流程非常分散。你在一个环境中探索,在另一个环境中构建,在第三个环境中分析,并可能在第四个环境中结束。如果你看看我们在芯片级设计中所获得的收益,我们是通过将所有这些东西融合在一个环境中获得这些收益的,这样我们就可以显著加速所有这些阶段的协同优化。正是由于这些原因,3D-IC设计的颠覆时机已经成熟。这里有很多内容,包括建筑探索。当你有一个整体的RTL时,你如何决定RTL的哪一部分在哪个骰子上?它有一个成本元素,还有一个顶级闭包元素。有很多非常有趣的问题摆在我们面前。但我们需要合适的设计环境来实现多模设计。



留下回复


(注:此名称将公开显示)

Baidu