如何提高设备性能和产量5海里。
Qingpeng王、陈昱De Cheng Li瑞宝,杰克黄,约瑟夫·欧文
介绍
与持续finFET设备扩展过程,微加载控制变得越来越重要的由于其显著影响产量和设备性能[1 - 2]。Micro-loading发生在晶片上的局部腐蚀速率取决于现有的特征尺寸和本地模式密集。意想不到的特性或概要文件创建的腐蚀过程可以对设备产量和性能造成负面影响。作为一个例子,假聚资料造成聚角落腐蚀残渣可以改变finFET结构概要,并直接finFET门长度和电气性能的影响。保利角落残留对产量的影响和设备性能,包括残留大小是可以接受的,可以提前预测SEMulator3D[3]。
保利角落残渣建模和过程窗口检查finfet设备
保利角落残渣可以创建金属门突起的鳍横浇口面积。这些突起可以发现许多不同finFET节点,残渣和保利角落通常形成多晶硅腐蚀过程中[4 - 7]。
无花果。1:制作3 d角落残留及其在不同海拔高度剖面。
5 nm虚拟流程模型使用一个SRAM111结构建于SEMulator3D研究多晶硅腐蚀残渣的行为。在这个模拟的多晶硅刻蚀过程中,模式依赖腐蚀用于SEMulator3D模拟聚渣概要文件。图1显示了计算机生成的聚渣结构(左)。保利概要文件在不同的海拔(鳍上、中、下)右边的图1所示。
多大的保利角落腐蚀残渣结构硬故障出现之前是可以接受的在这个模拟设备?我们调查了这个问题通过测试100组合的残渣宽度和高度在虚拟DOE(试验设计)。我们测量的数量网虚拟制造期间,作为一个指标理解外延的数量聚短裤(或失败)的设备。网的数量会少于3如果残留太大并创建一个epi聚短。图2显示了一个包含网的数量比等值线图残渣宽度和高度。绿色区域显示适当的(非故障)设备结构3网。考虑到潜在的生产变化的残渣的宽度和高度(可能分别为1.5和5 nm),“安全”残留的窗口可以发现左边的蓝色虚线。
图2:等高线图包含网的数量相比,残留的宽度和高度。
保利角落残留finFET装置性能的影响
使用一个可接受的聚渣(没有努力的失败),然后模拟了设备性能。结果表明,一个更大的残渣可以造福于开态驱动电流,断开的渗漏、亚阈值摆和DIBL。它可以提高设备性能和更高的当前(108%)和低断开的漏(50%),而没有残留的理想结构。进一步了解这个设备性能提升的机制,我们研究了使用状态和断开的电流分布鳍底部当更大的残渣(参见图3)。
在使用状态,通道长度变大时,聚渣。的残留物覆盖部分访问源/漏和门之间的区域。串联电阻因此更小,从而导致一个更大的驱动电流。在断开状态,大部分的鳍之间的源极和漏极可以控制的门。因此,源极和漏极之间的电阻较高时低聚渣存在并提供断开的泄漏。
图3:f /断开的电流分布
在底部(前数据:没有残留物;底部图:与残渣)。
结论
在本文中,我们使用Coventor SEMulator3D研究过程窗口和保利角落腐蚀残渣对设备性能的影响在一个5 nm FinFET的过程。这项研究帮助我们更好地理解接受过程窗口和相关设备性能在不同的聚渣维度。我们的研究证明,而不是完全减少残留保利角落,保利残渣尺寸控制可以获得设备性能和并发实现收益最大化。
对学习更感兴趣吗?下载完整的白皮书”,聚角的影响腐蚀残渣先进FinFET设备性能。”
引用
[1]g·e·摩尔、电子杂志、38卷,没有。8日,第117 - 114页,1965年4月。
[2]b·d·盖纳et al, IEEE电子设备,61卷,没有。2014年8月8日,页。2738 - 2744年。
[3]http://www.coventor.com/products/semulator3d
[4]TechInsights台积电12 ffn FinFET拆卸报告。
[5]TechInsights 10台积电ff FinFET拆卸报告。
[6]TechInsights三星10 nm FinFET拆卸报告。
[7]TechInsights台积电7 ff FinFET拆卸报告。
|
|
|
|
|
|
|
|
|
|
|
|
留下一个回复