中文 英语

混合键合的阴暗面

这种方法提供了巨大的性能提升,但仍然存在缺陷。

受欢迎程度

对于半导体来说,最让人头疼的往往是那些大家都认为理所当然的事情,而当某些根本性的变化发生时,这个问题就会变得更加复杂——比如使用旨在最大化性能的工艺将两个芯片连接在一起。

例子:混合键合中线金属化的后端CMP。虽然这是一个成熟的工艺,但它并不容易转化为混合键合,其中垫块更大,铜隐窝要求更严格。现有的用于倒装芯片组装的粘结剂具有3微米或更好的对准精度。一个行业经验法则据估计,债券发行量需要比债券精度大五倍才能获得足够的收益。浅而均匀的铜凹窝对无孔洞键合是必要的,但CMP凹窝深度随衬垫尺寸的增大而增大。小于3微米的混合粘接需要改进CMP工艺。

除此之外,CMP工艺还需要针对键合层和底层金属层的图案密度效应进行优化。EV集团业务发展总监Thomas Uhrmann指出,接触垫通常集中在芯片的边缘,而芯片的其他区域则是空白。因此,为了达到均匀的CMP性能,可能需要虚拟垫。底层互连结构也可能影响晶圆形状和晶圆应力。

无论衬垫大小如何,较高的衬垫密度都更容易产生粘接空隙。金顺旭(Soon-Wook Kim)和Imec的同事们在工作提出了在2020年IEEE电子元件和技术会议上,他解释说,如果一个隔离垫突出,它可以使附近的电介质表面彼此远离,从而产生一个空隙。然而,如果密集阵列中的一个衬垫突出,相邻的空隙就会合并形成一个更大的间隙。

垫面设计可以帮助补偿对齐限制。Imec 3D系统集成项目主管Eric Beyne解释说,其中一种方法是将一块晶圆上的小而略突出的铜垫与另一块更宽而略凹陷的铜垫相匹配。尺寸差异取决于粘接系统的覆盖公差。这种设计确保了即使较小的衬垫没有精确地集中在目标晶圆上,也仍然可以发生不重叠电介质的强键合。另一种解决方案证明了Imec公司使用短铜线而不是方形衬垫,一层上的水平线与下一层上的垂直线相匹配。不仅线不太容易偏离,而且即使重叠不匹配相当大程度地改变了线的“中心”,也可以成功结合。

TEM混合Cu/SiCN - Cu/SiCN键合。顶部铜衬垫为270nm,底部为400nm,间距为700nm。来源:Imec

图1:TEM Cu/SiCN - Cu/SiCN杂化键合。顶部铜衬垫为270nm,底部为400nm,间距为700nm。来源:Imec

为了防止空隙和其他缺陷,混合键合需要一个平坦、清洁的接触面。在晶圆到晶圆的键合中,控制良好的CMP工艺可以提供这样的表面。之后,Xperi组用去离子水冲洗和等离子体处理完成目标晶片的制备。该公司认为,室温下铜氧化的风险被夸大了,因此不需要采取积极的清洁步骤去除任何氧化物。

Xperi认为高温氧化是一个更严重的问题。因此,该公司最近一直致力于降低工艺的温度要求报告200°C退火1小时。

Uhrmann表示,EV Group的键合工艺室不是为沉积或蚀刻而设计的,而是使用相对温和的等离子体来改变表面反应性。例如,当初始介质粘合步骤使用水将表面拉在一起并促进粘合时,表面处理寻求创建OH基团,修改地下粘合等等。

单模不干净
晶圆间键合通常可以依靠干净的初始表面,而混合键合作为异质集成方案的一部分则是另一回事。该工艺是将单晶片直接放在目标晶圆上,还是放在晶圆上插入器或临时基材,面临的挑战是类似的。

在模具与晶圆(或中间体)的键合过程中,模具的单点是颗粒和其他污染物的潜在巨大来源,导致键合界面出现空洞和其他缺陷。Xperi小组发现的所有失效都是由于粒子诱导的空洞,而不是与cmp相关的缺陷,如地形变化。Imec的研究人员正在研究等离子切块、玻璃载体和替代保护层来改善缺陷。

谁来买单?
混合键最具挑战性的问题之一是成本。这引发了一个问题,即它在供应链中的位置。

芯片制造商,无论是晶圆代工厂还是idm,都将这种工艺视为晶圆厂后端生产线的延伸。Beyne说,相对于其他类型的包装,所涉及的设备更昂贵,自动化程度更高,过程清洁度要求也更严格。

另一方面,异构集成的一个关键论点是,集成包可能包括来自多个不同公司的组件。系统集成商不愿过度依赖特定的晶圆厂。与此同时,晶圆代工厂想要制造集成封装和所有的组件芯片。

两种观点之间的紧张关系为osat提供了一个市场机会。然而,实际上利用这个机会并不那么容易。从历史上看,包装一直是一个低利润、低附加值的行业。异构包需要更昂贵的处理,但也增加了更多的价值。为了在财务上可行,生产这些产品的商店需要为自己获取一些价值。如果没有这种技术,混合键合技术很可能仍然是大批量、单一制造商部件的专有领域。

相关的
多芯片封装的绑定问题
分解解决了一些问题,但也产生了新的问题。
高级节点、包的变异威胁增长
复杂的相互作用和更严格的容差会影响性能、功率和预期寿命。



2的评论

Ed Korczynski 说:

集成电路异构集成(HI)的优秀概述。关于模具清洁,请记住,等离子切块和保护性牺牲涂层已被证明是“现成的”技术……而这种增值的成本必须受到限制。所有这些都给材料供应商、oem和osat带来了一系列新的问题/机会!

戴夫·古普塔博士 说:

铜-锡TCB倒装芯片粘接在APAC海上工厂中使用的uPillar凸起(50 um pitch)已经有25年的历史了。23年前已经投入生产的摩托罗拉半导体AZ做高容量组装(使用一个完全国产机器人线w /倒装芯片粘合的专有设计)功率放大器模块为摩托罗拉翻盖手机使用FC砷化镓场效应晶体管(w /撞25嗯已经距),彻底改变了手机通过允许带宽足够大来访问网络,同时仍然保持包装成本低于先前线保税版本!

没有多少根本性的改进已经做了优化堆叠模具的技术。
一旦所有这些CoVid废话得到控制,我们将披露为模具堆叠优化的下一代TCB,再次基于理论,而不是增量/表面工程。

将TC FCB的寿命延长几年,直到混合FCB为HBM等做好准备。

留下回复


(注:此名称将公开显示)

Baidu