Cadence的Sanjeet Kumar指出,与USB3 Gen X隧道相比,USB3 Gen T隧道所做的关键变化和优化是为了最大限度地减少隧道开销并最大化USB3吞吐量。西门子EDA的Harry Foster通过查看进度超支、所需旋转的数量和功能错误的分类来考虑IC和ASIC验证的有效性。Synopsys的Chris C…»阅读更多
《半导体工程》与ASML总裁兼CTO Martin van den Brink坐下来讨论了定制化和先进封装的影响,以及对可靠性和地缘政治竞争的担忧;Luc Van den Hove, imec首席执行官;Lam Research计算产品副总裁David Fried;以及测试组和生命周期部副总裁兼总经理Ankur Gupta…»阅读更多