中文 英语

定制的处理器


处理器的设计、验证和实现是一些公司的核心竞争力,但另一些公司只想尽可能快速和廉价地制造出一个小型处理器。有什么工具和选择?处理器的范围从非常小的、简单的、深深嵌入产品的内核,到在数据中心以尽可能高的时钟速度和吞吐量运行的处理器。我…»阅读更多

RISC-V核上低精度神经网络训练的ISA扩展


来自苏黎世联邦理工学院的研究人员的新技术论文“MiniFloat-NN and ExSdotp:用于RISC-V核上低精度训练的ISA扩展和模块化开放硬件单元”;博洛尼亚大学DEI;Axelera AI。“低精度格式最近通过减少N的内存占用来推动神经网络(NN)训练和推理的重大突破。»阅读更多

为什么RISC-V会成功


RISC-V处理器架构的引入令人兴奋,这是毫无争议的。然而,尽管许多人将其称为更广泛的开源硬件运动的先兆,但其成功背后的原因并不明显,对更多开源内核的扩展的影响也远不确定。“采用RISC-V作为许多sili的首选架构……»阅读更多

系统设计将发生翻天覆地的变化


数据中心正在经历一场根本性的变革,从标准的处理模型转向基于定制硬件、更少的数据移动和更多的资源池的更以数据为中心的方法。在大量网络搜索的推动下,比特币挖矿、视频流媒体、数据中心都在竞相提供最高效、最快速的处理。但是因为有这么多…»阅读更多

RISC-V针对数据中心


RISC-V供应商开始在计算层次结构中瞄准更高的目标,目标是数据中心和超级计算机,而不仅仅是简单的边缘嵌入式应用程序。在过去,这对于一个新的指令集架构来说几乎是不可能的。但是,对异构芯片集成的日益关注,加上扩展的好处减少和对…»阅读更多

ISA所有权问题:三个ISA的故事


指令集体系结构(ISA)对于处理器及其软件生态系统的开发至关重要。在过去的半个世纪里,大多数isa都是由单个公司拥有的,无论是自己的芯片/系统的产品公司,还是将处理器授权给芯片开发人员的处理器IP公司。ISA所有权重要吗?让我们考虑三个专有isa…»阅读更多

较慢的金属会降低SoC性能


金属互连延迟正在增加,抵消了每个连续工艺节点上更快的晶体管带来的一些好处。旧的架构诞生于计算时间是限制因素的时代。但随着互联越来越被视为高级节点的限制因素,我们有机会重新思考如何构建片上系统(soc)。”互连延迟是一个基本的故障。»阅读更多

RISC-V:会有其他开源内核吗?


第3部分:《半导体工程》与Codasip的CTO Zdenek Prikryl坐下来讨论RISC-V的业务和技术前景;Rambus安全技术公司研究员Helena Handschuh;Aldec营销总监Louie De Luna;Valtrix Systems首席执行官Shubhodeep Roy Choudhury;以及SmartDV北美应用工程总监Bipul Talukdar。以下是除…»阅读更多

RISC-V的扩展足迹


Codasip的CTO Zdenek Prikryl接受了《半导体工程》杂志的采访,谈论了RISC-V市场,这种开放指令集架构(ISA)在该市场正在取得进展,以及使用该技术面临的最大挑战是什么。问:你认为RISC-V的价值在哪里?它是针对现成的处理器还是更定制的组件?Prikryl:几年前,RISC-V就是我们……»阅读更多

一窥SVE和VLA编程


下载此白皮书以获得SVE的概述,获得关于新寄存器和新指令的信息,并了解向量长度未知(VLA)编程技术,包括一些示例。可扩展向量扩展(SVE)是ARM最近发布的ARMv8-A A64指令集的扩展。Hot Chips 28大会宣布了这一消息之后,有几篇文章描述了……»阅读更多

←老帖子
Baidu