新一代晶体管有什么不同

通过凯瑟琳德比郡- 2022年10月20日-评论:0

经过近十年的发展和五个主要节点，以及大量的半节点，半导体制造业将开始从finfet过渡到3nm技术节点的全能堆叠纳米片晶体管架构。相对于finfet，纳米片晶体管通过在相同的电路占地面积内增加通道宽度来提供更大的驱动电流。gate-all-aroun……»阅读更多

结构、晶体管、材料的巨大变化

通过埃德·斯珀林- 2022年8月18日-评论:0

芯片制造商正在为架构、材料以及晶体管和互连等基本结构的根本性变化做准备。最终的结果将是更多的流程步骤，增加每个步骤的复杂性，以及全面上升的成本。在前沿，finfet将在3nm(30埃)节点后的某个地方失去动力。仍在工厂工作的三家铸造厂…»阅读更多

2D半导体取得进展，但进展缓慢

通过凯瑟琳德比郡- 2022年2月28日-评论

研究人员正在研究未来节点上的各种新材料，但进展仍然缓慢。近年来，二维半导体已成为高比例晶体管通道控制问题的主要潜在解决方案。当设备收缩时，通道厚度应按比例收缩。否则，栅极电容将不足以控制cu的流动。»阅读更多

晶体管在3nm达到临界点

通过马克LaPedus- 2022年2月23日-评论

半导体行业正在进行十多年来新晶体管类型的首次重大变革，转向称为全门(GAA) fet的下一代结构。虽然GAA晶体管尚未上市，但许多业内专家都想知道这项技术能持续多久，以及会有什么样的新架构取代它。除非有重大延误，今天的GAA…»阅读更多

晶体管和芯片的下一步是什么

通过马克LaPedus- 2021年10月21日-意见:5

Imec CMOS技术高级副总裁Sri Samavedam接受了《半导体工程》杂志的采访，讨论了finFET缩放、栅极全能晶体管、互连、封装、芯片和3D soc。以下是那次讨论的节选。SE:半导体技术路线图正朝着几个不同的方向发展。我们有传统的逻辑缩放，但包装…»阅读更多

晶体管和集成电路架构的未来

通过马克LaPedus- 2021年3月18日-评论

《半导体工程》杂志与英伟达制造与工业全球业务发展主管陈杰(Jerry Chen)坐下来讨论了芯片缩放、晶体管、新架构和封装;Lam Research计算产品副总裁David Fried;KLA营销和应用副总裁Mark Shirey;以及D2S首席执行官藤村昭。以下是节选…»阅读更多

Imec的持续扩张计划

通过保罗McLellan- 2021年1月14日-意见:0

在12月的IEDM上，开幕主题演讲(严格来说是“全体会议1号”)由Imec的Sri Samevadam主持。他的演讲题目是“走向原子通道和解构芯片”。他介绍了Imec对半导体未来发展的看法，包括摩尔定律(缩放)和摩尔定律(先进封装和多晶圆)。听到Imec的世界观总是很有趣，因为…»阅读更多

加快研发计量进程

通过马克LaPedus- 2020年7月16日-意见:0

几家芯片制造商正在对表征/计量实验室进行一些重大改变，在该小组中添加更多类似晶圆厂的流程，以帮助加快芯片开发时间。表征/计量实验室通常不为人知，是一个与研发组织和晶圆厂合作的小组。表征实验室参与了下一代的早期分析工作。»阅读更多

互补场效应晶体管(cet)工艺集成选项的基准研究:比较散装、SOI和DSOI启动衬底

通过Coventor- 2020年6月17日-评论:0

sub - 5nm逻辑节点将需要极高的创新水平，以克服这种器件密度增加所固有的空间限制。增加设备密度的一种方法是查看垂直设备尺寸(z方向)，并将设备堆叠在彼此之上，而不是传统的并排堆叠。互补场效应晶体管(CF…»阅读更多

虚拟制造互补场效应晶体管(cet)工艺集成方案的基准研究

通过Coventor- 2020年6月1日-评论:0

比较了互补场效应晶体管(C-FET)的四种工艺流程选项，使用不同的设计和启动衬底(硅体、绝缘体上硅或双soi)，以评估工艺变化故障的概率。该研究使用虚拟制造技术进行，不需要制造任何实际的测试晶圆。在这项研究中，纳米片对纳米she…»阅读更多

←老帖子

标签:CFETs