中文 英语

标签:分析

调试这个!如何简化覆盖率分析和关闭
通过雅苒Essam- 2022年10月10日-评论:0

多年来，ASIC和FPGA的设计和验证调试过程主要包括理解设计的结构和源代码，以及基于试验台刺激的随时间变化的波形。如今，随着几年前不存在的新设计需求层(超出基本功能)的出现，功能验证变得指数级复杂。»了解更多

意外耦合问题增加
通过布莱恩•贝利- 2022年2月24日-评论:0

一个设计元素可能受到另一个设计元素的间接影响，而且往往是意想不到的影响方式越来越多，这使得确保一个芯片或一个封装中的多个芯片可靠运行变得更加困难。电路的一部分影响另一部分的唯一方式是通过预定的导线连接它们的日子早已一去不复返了。几何形状越小，频率就越…»了解更多

找到记忆槽的底部
通过Sungho Yoon- 2019年4月18日-评论:0

美光科技(Micron Technology, Inc.)在宣布2019财年第二季度业绩时，提供了低于预期的本季度收入指引，预计在460亿美元至500亿美元之间。然而，特别值得注意的是，由于市场需求低于预期，该公司宣布减产5%，并预测其客户的库存调整将持续到……»了解更多

Emulation-Driven实现
通过埃德·斯珀林- 2018年6月22日-评论:0

技术讲座:Synopsys公司Prime Power总监Haroon Chaudhri谈到了如何缩短产品上市时间，提高对先进节点设计的信心，同时减少保护带的数量，提高设计自由度。https://youtu.be/xT3CIqjnaBk»了解更多

使用Verdi性能分析仪测量和分析SoC性能
通过Synopsys对此- 2018年5月23日-评论:0

SoC性能是市场上的关键竞争优势。SoC组件(协议IP和互连)的选择和配置旨在最大限度地提高SoC的整体性能。一个恰当的例子是HBM(高带宽内存)技术和控制器的使用。目前在其第三代，HBM拥有高性能，同时使用更少的功率在一个实质上小…»了解更多

7nm finfet的基础IP:设计与实现
通过Synopsys对此- 2016年4月13日-评论:0

了解7nm finfet的IP设计和实现的挑战。除了节点带来的性能和面积优势外，设计人员还必须了解由于更紧凑的螺距和更复杂的光刻步骤而导致的变异性增加所带来的重大技术挑战。设计的可变性和可靠性的考虑将需要全面的模型…»了解更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu