提高5nm芯片成品率的策略

领先的芯片制造商台积电(TSMC)和三星(Samsung)正在大批量生产5nm芯片，台积电正推进在年底前生产第一批3nm芯片的计划。但是为了达到这样激进的目标，工程师们必须比以前更快地识别缺陷和提高产量。

掌握EUV随机缺陷(如微桥、断线或缺失触点等非重复模式缺陷)是这一挑战的核心。这就需要强大的、高通量的检测策略来检测和修复常见问题，比如缺失的过孔。

Yield工程师定期识别芯片上需要有针对性检查的关键区域。该公司营销副总裁Satya Kurada说:“检测配方在确定检测到哪些缺陷和检测到多少缺陷方面起着关键作用。心理契约．“20年前，操作员会为逻辑模具设置两个护理区——一个用于随机模式，一个用于SRAM区域。今天，我们的检测系统使用专利技术，根据用户定义的兴趣模式自动生成数十亿个非常微小的护理区域。”

进入EUV光刻
晶圆厂最重要的产量和成本驱动因素之一是极紫外(EUV, 13.5nm)掩模层的净数量。EUV在7nm晶圆生产线上，最关键的层采用了光刻技术，但在5nm节点上，大约75%的层(逻辑器件中超过50层)需要EUV图版。最常见的随机缺陷，使用193nm曝光或EUV，是随机打印故障。

“微桥与传统缺陷没有明显区别，传统缺陷来自光刻胶或工艺工具。因此，消除传统缺陷的努力正在通过设计新的光刻胶或改进干蚀刻工艺来减少它们，”三星电子副总裁Ki Chul Park说，他在IITC[1]上谈到了5nm器件的制造战略。“总成本的最大贡献者是用于细间距金属和通孔层的EUV层数。当增加一层EUV层时，总成本大约增加1%至2%，这意味着增加一层EUV层必须导致面积减少1%至2%以上。”Park指出，领先的EUV光刻胶能够单次曝光打印30nm金属间距线，具有制造价值的缺陷。

化学放大电阻(CARs)在该行业占据了几十年的主导地位，现在正受到新型金属氧化物电阻(MORs)的挑战。由JSR公司Inpria首创的MORs的优势在于，它们能更好地吸收EUV，因此它们可以比car更薄，而且不太可能遭受模式崩溃的影响。其他选择也正在出现，包括非cars旋转抗蚀剂，以及Lam Research的干式抗蚀剂沉积和去除工艺。有趣的是，EUV扫描仪产生的光子体积约为1/14^thArF (193nm)扫描仪生产的，这与更精细的特征一起解释了Imec、ASML和光抗蚀剂制造商JSR、信越化学和富士胶片之间的激烈研发，以及TEL的光抗蚀剂涂层/烘烤/开发工艺，以扩展EUV图案能力。

处理随机变异
随机缺陷是任何随机的，孤立的缺陷，导致诸如微桥接，局部断线，丢失或合并触点等问题。线边缘保真度的损失被称为线宽粗糙度(LWR)和线边缘粗糙度(LER)。在光刻技术中，临界尺寸(CD)不均匀性可以是局部的(一条线到另一条线)，也可以是全局的(跨晶圆)，可能是由划线误差、扫描器误差或蚀刻和沉积误差引起的。叠加错误是指特征之间的对齐错误。如果一个边缘放置错误(EPE)足够断开，金属之间可能发生短路，或者微小的通孔可能完全消失，导致电气打开。

“芯片制造商必须区分随机因素，这意味着它们的规模在某种程度上是相等的，而系统缺陷，这意味着某些特定的设计使其容易受到攻击，”东芝公司首席执行官Aki Fujimura说d2．他补充说，处于领先地位的芯片制造商必须解决系统变异的来源，并将随机(随机)缺陷控制到可接受的水平，以实现大批量生产。

随机模式缺陷是个大问题。Fractilia首席执行官Ed Charrier解释说:“这是一个价值数十亿美元的问题，因为随机因素在晶圆厂边缘布局误差预算中所占的比例越来越大。”Fractilia的CTO Chris Mack说:“随机因素一直都存在，但它们在特征尺寸中所占的比例非常小，所以直到最近的节点，我们才能够忽略它们。”在22nm节点，随机缺陷占边缘放置误差(EPE)预算的5%，但在5nm节点，它占总体EPE预算的40%，在3nm节点攀升至50%，依次递增。更糟糕的是，在抗蚀剂中反应的光子量非常低，被称为EUV射击噪声(类似于霰弹枪颗粒散布)，只有4到5个光子，会增加线边缘的粗糙度。

D2S的藤村说:“不管你有4个还是5个，都有很大的不同。新的EUV工艺，包括先进的光抗蚀剂，专注于提高CAR抗蚀剂的量子效率，以加快EUV吞吐量，同时最大限度地减少随机因素。在CARs中，每个入射光子对一个以上的抵抗分子进行反保护(化学放大)。提高量子效率意味着要么更多的可用光子导致光酸生成事件，要么每个光酸分子去保护更多的抵抗分子，或者两者兼而有之。光子诱导的变化和稀缺的EUV光子转化为成像事件导致EUV中更高的随机后果。

量化变化
随机缺陷分为四类(如图1所示):线边和线宽粗糙度;特征间CD不均匀性;覆盖错误;特征边靠得太近(导致短路)或太远(导致打开)。

Fractilia公司的麦克表示:“所有这些因素都会影响设备的性能、产量和可靠性。在光刻单元中，光学检测工具由慢得多的扫描电子显微镜(sem)补充，用于测量cd或提供在线缺陷审查和分类。CD-SEM成像结果包含印刷线条和空间的实际粗糙度，但也包含SEM噪声引起的粗糙度。Mack解释说，传统的图像处理过滤器将平均粗糙度，而不是揭示实际的粗糙度。他解释说:“我们开发的工具在频域而不是空间域中工作，我们使用功率谱密度来观察长长度和短长度尺度上有多少粗糙度。”他说:“我们可能会在晶圆实际变化的基础上测量4.3纳米的测量噪声，但通过去除测量噪声的加工，我们可能只会得到1.3纳米的粗糙度。”然后，该工具将模式反向建模，以查看晶圆上的实际图像是什么。正向模型然后反向模型允许在单个分析中捕获所有随机缺陷。它还为工程师提供了一种优化SEM使用的方法，实现了工具对工具的匹配，即使是使用来自不同供应商的工具。

Fractilia的工具还可以提高SEM的吞吐量。像电视图像一样，sem使用光栅扫描来平均几帧(4到32帧)来生成最终图像，因此更高的图像分辨率包含更多的帧，但延长了测量时间。Fractilia的工具允许在给定的测量精度下优化帧速率以获得更高的SEM吞吐量(见图3)，工程师为给定的工艺层选择了该测量精度。由于晶圆厂通常在生产车间有多个sem(由KLA、应用材料、日立等公司制造)，该软件工具还可以改善sem到sem的匹配，以改善过程控制。

Imec使用Fractilia工具进行的研究表明，40nm接触上的随机缺陷与线宽粗糙度[3]之间存在相关性。换句话说，LWR是制造业随机缺陷的代理。Mack补充说，粗糙度测量不仅在制造中至关重要，在评估新型光抗蚀剂的研发环境中也很重要。“可能有20种材料可供选择，各公司正在使用大量晶圆，并测量cd，以确定哪种能产生更好的聚焦深度，哪种能提供更好的粗糙度。通常，粗糙度的差异可能是10%，但不同的材料可能具有影响粗糙度10%或20%的特性。电阻之间的差异是SEM造成的吗?这是一个大问题。”“相反，我们可以去除扫描电镜噪声，并比较材料。”

图1:随机包括与线边/线宽粗糙度、CD非均匀性、叠加(对准)误差和特征缺陷相关的缺陷。来源:Fractilia

图2:对于这些数据，MetroLER软件提供了一个最佳的sem捕获率，在10帧左右平衡了精度、准确性和吞吐量。来源:Fractilia

捕获丢失的通孔
在先进的逻辑芯片上，通孔计数数以百万计，甚至数十亿，准确捕获丢失的通孔或触点是yield工程师面临的重大挑战。的供应商光学检验近年来，工具已经极大地更新了它们的工具和软件，以检测越来越多的更小的缺陷，并使用更智能的(支持人工智能的)软件更快速地描述它们。检查工具“recipe”(针对给定流程层的设置)包括以下选项:

• 光学设置(对焦偏移，放大等);
• 指定护理区域(哪些模具区域将被检查)，以及
• 图像处理算法设置(自动缺陷分类的阈值和规则，或ADC)。

KLA的Kurada表示，该公司的宽带等离子体(BBP)光学图样晶圆检测仪的另一个参数是可调波长带(深紫外到红外)，这可以提高不同薄膜(光刻胶、金属、低k介质等)上的信噪比。

但是，工程师如何为给定的设备确定护理区域呢?事实证明，通常使用两种方法。第一种方法使用基于历史的已知缺陷或麻烦位置。第二种是从IC设计文件(例如，GDSII)中识别位置，使用已知的弱点或具有风险特征的设计区域，例如密集的细线。然后，该软件采用所有感兴趣的模式并自动生成护理区域。

例如，KLA和IBM研究院的工程师最近开发了一种基于重复阵列的装箱技术，该技术通过缺陷检测数据将缺失与晶圆位置相关联。工程师们发现了之前没有使用之前的工具捕获的缺失过孔，他们将问题追踪到晶圆上的特定区域，这表明反应性离子蚀刻(RIE)步骤存在问题。

图3:连接线之间缺少通孔是蚀刻后检测监控的一个关键缺陷。资料来源:KLA, IBM, IEEE ASMC

在这项研究中，IBM和KLA的工程师开发了一种可靠的过程控制方法，用于在线捕获BEOL逻辑器件中缺失的通孔。工程师使用KLA的检查方法在RIE的过孔链模式的设计(每个过孔周围)中定义护理区域，以提高对缺失过孔缺陷的捕获灵敏度。使用宽带等离子体(BBP)光学检查工具检查护理区域，然后在扫描电镜检查工具上对缺陷进行特征描述，该工具按类型对缺陷进行分类(在本例中，缺失通过和有害缺陷)。测试结构基于最小的重复模式，其中检测灵敏度应该最高。

图4:过孔链图左侧的单元级缺陷显示为晶圆顶部的缺陷，而右侧缺失的过孔则是以前检查时遗漏的全新缺陷。确定的模式成为蚀刻后在线监测的基础。资料来源:KLA, IBM, ASMC

结果显示了细胞水平的特征(见图4，重复的细胞叠加)，其中通过链左侧缺失的过孔只出现在晶圆顶部，而右侧缺失的过孔与晶圆底部相关。该团队怀疑缺失的通孔缺陷是由先前的通孔蚀刻由于图案不对中而被阻塞引起的。之前的检测方法没有检测到晶圆底部的缺陷，这意味着该策略可以用于选择一个有代表性的抽样率，以更有效地在线监测生产中缺失的过孔。“来自BPP系统的检查结果，包括装箱信息，为工艺工程师提供了可操作的数据，以便他们能够做出明智的决定，”Kurada说。

缺陷评审替代方案
产率上升和产率偏移几乎总是通过光学检测系统和SEM检查来控制，但在某些情况下，其他技术可以更好地满足要求。“20nm量级的随机缺陷正变得越来越难以分类，而afm在需要地形数据时特别有用，例如在CMP后检测碟形和侵蚀数据，”at的运营总监Igor Schmidt说力量．他指出，原子力显微镜(afm)往往具有低通量的声誉，他们可以每小时监测340个站点，用于光刻，蚀刻或CMP工艺的过程控制。

原子力显微镜(AFM)检查工具可以从光学系统中获取晶圆图数据，驱动到感兴趣的缺陷(x,y,z和使用机器视觉的旋转位置)，并扫描30 x 30微米的区域以成像缺陷。缺陷图像显示尺寸，三维最大高度(z)信息和粘性。“这就像你踩到口香糖和踩到石头一样。在这种情况下，如果我们有一个具有大地形和大附着力的缺陷，这可能是有机颗粒或聚合物掉落在晶圆上。另一方面，如果你有大的地形和弱或没有附着力，这更可能是一个粒子，也许是一个硅粒子或碎片。如果你有一个洞，但没有粘附，这可能是堆积缺陷或结晶缺陷，或者如果你没有颗粒，但有粘附，这可能是油和机器某处的问题。所以这是一种对缺陷进行分类的强大技术。”

包装，智能，产量
对于IC公司进行异构集成来说，最昂贵的产量冲击之一是冲击产量。类似于IC上连接铜线的密集通孔，金属凸点互连的密度越来越大。与此同时，先进的封装技术使各种3D方案成为可能，芯片制造商正在开发这些方案。

“现在有很多堆叠，这带来了很多好处，但与此同时，颠簸的数量也出现了爆炸式增长。当我们与晶圆厂交谈时，他们的最大痛点是经济有效地提供100%的颠簸检测，”Subodh Kulkarni说，总裁兼首席执行官CyberOptics．

Kulkarni指出，由于有数百万个凸起和自动光学检测吞吐量，每小时(300毫米)10到15个晶圆的速度是不够的。“最佳点是每小时交付25至30片晶圆，具有1亿次碰撞能力，价格低于100万美元。因为这是他们今天损失很多收益的地方，”他说。

铜凸点的光学检测包括测量共平面度，检测异常值(高于最高规格，或小于最短规格)，凸点位置和大小，以及凸点上的缺陷。“对于异常值，客户希望我们存储隆起图像，但也要确定是否有裂缝，或者我们看到一些污染，或者隆起的一部分已经被切掉。”所有这些信息都很重要。

图5:MRS光学检测图像显示了铜凸点和焊盘的形状、大小和潜在缺陷，以及高度轮廓。来源:CyberOptics

结论
先进5nm器件或先进封装的良率提高，需要识别和消除从光刻到封装材料的关键缺陷，因此智能和快速的晶圆级检测至关重要。

从22nm到5nm，随机缺陷成为越来越大的问题，可以显著影响器件的良率和可靠性。工程师们正在使用新的工具来识别和减去随机缺陷，同时实现更准确的SEM审查、工具匹配和提高晶圆厂的SEM吞吐量。将设计感知软件与光学和电子束检查工具相结合，可以改善难以成像的产量杀手(如丢失的过孔)的捕获。高通量、100%的晶圆铜凸点检测是先进封装中高良率的关键。

参考文献
[1] K.C. Park和H. Simka，“超越5nm的先进互连挑战和可能的解决方案”，IEEE国际互连技术会议(IITC)， 2021年。
[2] B.S.卡斯普罗维茨等人。， EUVL研讨会，2017。
[3] D. De Simone，“EUV材料在Imec的现状”，Imec PTW, 2019年4月。
[4] G.詹森等人。，“基于新型高精度阵列分割检测技术的缺失缺陷捕获增强”，IEEE先进半导体制造会议(ASMC)， 2021年。

有关的故事

发现，预测EUV随机缺陷

检验、计量和测试中的人工智能

IC制造工艺的根本性转变

为高na EUV做准备