加快3D设计

2.5D和3D设计最近获得了很多关注，但什么时候应该考虑这些解决方案，它们有什么危险?每一种新的包装选择都要为另一种限制和问题权衡一组限制和问题，在某些情况下，所获得的收益可能并不值得。对于其他应用程序，它们没有选择。

今天的工具使设计和制造这些复杂的封装设备成为可能，但它们远非最佳。新的工具、新的分析形式和新的设计概念都必须开发出来，然后我们才能真正从中获得全部好处2.5/3 d设计。

”摩尔定律ANSYS半导体业务部首席应用工程师Annapoorna Krishnaswamy表示:“技术增长正在放缓，技术扩展的技术和成本效益正在下降。他说，“现在的趋势是，晶体管数量增加，每两年就会增加一倍，成本也会下降。”

当成本等式发生变化时，过去过于昂贵的解决方案开始变得更具吸引力，这导致了先进的包装正在考虑选择。

”soc在美国，数字技术从14nm缩小到12nm再到7nm是有意义的，但模拟技术却不再缩小，”英特尔系统集成集团经理安迪·海尼格(Andy Heinig)说弗劳恩霍夫自适应系统工程部。“你需要动力，而你不能通过收缩来获得动力。这是开始点chiplet基于有机底物的方法。制造7nm工艺的芯片非常复杂。”

新的应用领域，如人工智能(人工智能)也在发挥作用。“随着这些设备变得越来越复杂，不可能在单个芯片中实现它们，因为它们的内容超过了网线的尺寸，”华为公司AI平台基础设施副总裁Prasad Subramaniam说eSilicon．“即使在最大的网线尺寸，由于成品率低，在单个芯片中实现它们也变得不切实际。因此，它们必须被分解成两个甚至四个部分。”

这个行业正从一个应用程序(手机)的驱动，转变为一个更加多样化的平台。“有一种连接的汇合5克ANSYS的Krishnaswamy补充说:“这是一种智能设备，人工智能可以让你在设备内获得智能，还有自动驾驶汽车等应用。”“如果你必须继续实现产品多样化，你就必须开始考虑替代品。”

越来越多的产品类别需要更多的功能和性能，同时控制产量、可靠性和成本等因素。

图1:多芯片先进封装的演变。来源:节奏

为什么不是2.5D?
高带宽存储器(HBM)的申请一直是典型的例子2.5 d．“与板级解决方案相比，这些解决方案获得了相当多的功耗降低和性能，”John Ferguson指出Mentor是西门子旗下的企业．“HBM有一些优势，因为它们的设计结构有很多规律性。在更换SoC时，很难说我们将获得完全相同的好处。”

它可以帮助其他形式的整合。Krishnaswamy说:“2.5D IC是一个将不同的芯片异质集成在一起的机会。“从芯片一端到另一端的通信距离将会缩短，这将带来更好的功率和更好的外形，以及更高的性能。”

模块化可能很重要。英特尔IC封装和跨平台解决方案产品管理集团总监John Park表示:“关键是他们将设计工作作为单个芯片进行节奏．“所有的地点和路线(PnR)都是在一个芯片上完成的，在一天结束时，它们被粘在一起。然后他们检查像IR下降这样的东西，看看热是否正常。所以，这个过程是独立设计它们，然后把它们粘在一起，检查它们是否仍能正常工作。”

但它也存在一些挑战。“2.5D的实现方法需要一个大的芯片插入器因为它比十字线的尺寸还大，所以需要缝合在一起，”eSilicon的Subramaniam说。“它们还需要高速接口让单个设备彼此通信，增加了整个复合设备的面积和功耗。每当一个高速信号从一个设备退出并通过中间插入器进入另一个设备时，接口就会增加功率。”

为什么垂直方向有意义
有些行业，比如移动行业，确实会继续给设备的某些方面带来压力。ANSYS 3D-IC芯片封装系统和多物理部高级产品经理Sooyong Kim表示:“外形因素是一个很大的考虑因素。“他们想把东西做得更小。移动设备是其中一个推动因素3 d-ic堆叠死亡。我们正在进一步挑战极限，我们期望的速度是112GHz并行转换器．其他速度要求也在提高，为了达到这一性能目标，我们需要更进一步。”

理论上，我们应该能够将SoC切割成碎片并堆叠起来。Mentor的Ferguson说:“如果你简单地把芯片切成两半，然后把它叠在一起，理论上你就可以缩短连接时间，缩短连接时间——垂直而不是水平。”“所以，即使从纯粹的抵抗角度来看，你也会有所收获。但你确实还有很多其他挑战。”

3D提供了一些明确的好处。“它减少了长时间的互连，减少了对缓冲的需求，并实现了更小的门尺寸，”华为研发部门的研究员Greg Yeric说手臂．例如，通过3D网状拓扑，一个晶圆连接的3D原型显示了路由器到路由器的延迟降低了几个数量级。这意味着降低了系统网格上的点到点延迟，并增加了计算密度。在我们对CPU核心级别的研究中，我们看到了通过高密度3D堆叠实现现代进程节点跳转的性能和功耗优势(性能提高20%或功耗降低40%)。”

还有其他好处。Subramaniam补充说:“通过实现3D堆栈，一个设备的信号可以通过标准逻辑接口传输到另一个设备，这种接口更简单，耗电更少。”“直接粘结技术现在可以在1.5微米到5微米范围内的器件之间提供高密度连接，因此可以在非常小的区域内以极低的功率在硅堆栈之间分布数千甚至数百万个连接。”

3D的问题
3D技术给电影行业带来了一些需要解决的新问题和担忧。卡登斯的帕克说:“当你垂直堆叠它们时，热与电结合在一起，而电又与动力结合在一起。”“这一切都交织在一起。你想让需要更多能量的东西在设备的边缘这样热量就有更多的机会逸出，但这很难做到。当你把两个中间很热的东西放在一起时，底部的那个就没有地方让热量散出去了。”

这将限制一些可以取得的成果。Arm的耶里克承认:“热分析和缓解是复杂的。“你必须考虑一下电力消耗与工作负载依赖的不确定性耦合在一起的不同块。从设计的角度来看，我们认为热感知分区和块级放置非常重要。例如，他们需要避免将耗电的区块放在彼此之上。从长远来看，热感知3D架构和微架构将有助于保持3D堆叠路线图的活力。温度和可靠性之间的关系也需要在3D设计流程中实现。”

这些问题是真实存在的。“看看内存就知道了，它不会产生很多热量，”Park说。“如果你把内存放在处理器上，处理器将内存加热到90°C以上，内存就会开始失效。因此，即使内存不产生热量，它也会吸收来自处理器的热量，这样就创建了一个无法工作的系统。”

热的影响还不止于此。“当组件堆叠在一起时，热梯度将影响每个模具上的应力，”ANSYS的Kim补充道。“这取决于芯片或IP在芯片中的位置，以及将它们放在其他组件上的位置，它不仅会影响时间和功率，还会影响3D ic结构内热变化引起的应力。”

这又是一个反馈循环。“你不能真正地把热和压力分开，”Mentor的Ferguson说。“暖气增加了压力。如果你有压力，就有可能加剧体温升高——所以这是一枚硬币的两部分，你必须既独立地考虑它们，又把它们放在一起考虑。”

克里什纳斯瓦米补充说:“这些影响会加剧可靠性问题。”“热诱导的机械应力将使芯片和封装之间的连接边缘化，这意味着芯片只能持续很长时间，对于像自动驾驶这样的应用来说是有问题的。这是我们过去不必太担心的事情。”

而有些人则认为tsv作为一种帮助从堆栈中释放热量的方式，它们的放置可能会产生问题。“我们做了很多刚果民主共和国而且金沙集团以确保你的设备在当前布局下能正常运行。”“但当你开始把一个沉重的芯片放在另一个上面，或者你在设备附近有一个TSV时，你可能会影响单个晶体管的应力，然后它可能不会按你预期的方式工作。”

更多的关注
虽然热问题很大，但它们并不是唯一被加剧的问题。“tsv具有诱导性影响，”弗格森说。“电感越高，进入非常高的频率范围的能力就越弱。这也意味着铃声和噪音是更大的问题。我们必须更加重视如何在多模配置中降低噪声。”

一切都变得更紧密，这可能导致更强的耦合。“必须考虑tsv之间的耦合，”Kim说。“电感会影响电力输送网络，在某些频率下阻抗会增加。噪音水平会使事情复杂化，现在噪音更大了，因为它们离得更近了。”

其中一些担忧蔓延到了整个世界。“电磁相声正在成为一种非常重要的物理分析，”克里什纳斯瓦米补充道。“这些芯片的很大一部分具有共享的功率域，因此由于共享的功率传输网络，两个相当隔离的块之间可以实现电磁耦合。这种耦合会影响信号传输或信号质量，并导致SI问题。”

其他问题必须得到解决。Ferguson说:“测试域有点挑战性。“我们已经为SoC空间弄清楚了，我们已经设置了某些测试结构，所以我们知道您可以从测试人员那里访问它们，并且可以在芯片本身进行诊断测试。当你有很多不同的部件垂直连接时，这就变成了一个挑战，特别是当我们引入小芯片的概念时，因为它们可能来自第三方。我们怎么知道如何从一个人到另一个人沟通，并确保他们都在一起工作?”

工具状态
虽然有些问题是新的，需要工具的支持，但没有一个问题是不可克服的。但这并不意味着目前存在的工具是理想的。Park表示:“有些公司正在做这件事，并为此提供参考。“有很多公司对它如此先进感到惊讶，但它确实如此。现在有一种方法是有效的。”

Arm的Yeric描述了目前的情况。“目前的EDA工具功能可以在3D配置中堆叠两个单独优化的设计，但目前不允许任何跨层优化。这些功能适用于第一代3D产品，但目标是使EDA工具了解3D解决方案空间。这将使设计师能够释放3D堆叠技术的全部潜力。EDA工具供应商对实现3D感知布局等功能有浓厚的兴趣，随着3D技术在行业中的应用越来越广泛，我们应该会看到这方面的更多进展。”

EDA供应商正在取得进展。Park说:“有些尖端客户希望在堆栈中同时设计芯片。“他们没有为混合键合板提出一个预定义的位置，将它们连接在一起，而是希望将它们粘在同一个布局工具中，并能够在堆栈中的两个面对面的芯片上进行PnR -共享路由资源。例如，如果你把一个9金属层芯片和一个11金属层芯片面对面放置，你现在有20个金属层可以路由。所以即使在连接底部模具上的东西时，你可能会耗尽路由资源，你应该能够使用它上面面对面模具上的一些金属层。这就是全世界的博士们都在研究的东西。EDA也是如此——这是我们所期待的未来。”

有时这些变化会导致新的方法。“我们真的需要新型的互连结构来连接不同的块，”弗劳恩霍夫集成电路研究所工程和自适应系统部门的系统集成总经理安迪·海尼格说。“目前的论文着眼于整个系统在多个骰子上的分布。但是这种方法对工业系统没有意义，因为测试和验证分离的逻辑是至关重要的。在未来，像加法器和乘法器这样的基本块可以放在一个模具上，使用新型的真实3D互连，以新颖的方式连接基本块。这样的相互联系目前还不存在，需要更多的研究。此外，工具领域还没有为这种方法做好准备。例如，高级分区工具必须可用来快速比较不同的解决方案。”

结论
目前可用的工具和技术可以实现3D堆叠的基本方法，但它们还没有达到可以释放所有潜力的地步。其中一些问题是可以理解的，但今天解决这些问题的方法包括谨慎行事和试图避免问题。更好的分析工具是第一步，它们即将上线。设计和优化技术远远落后，但对现有工具的小修改可以获得很大一部分收益。3D不会取代2.5D甚至2D，但它确实为某些设计提供了新的选择。