中文 英语

平面硅之后的可靠性

第二部分:为什么硅正在接近它的尽头,接下来会发生什么。

受欢迎程度

负偏置温度不稳定性(NBTI)对高尺寸平面硅晶体管的可靠性提出了严峻的挑战以前讨论的.然而,由于其他原因,传统的平面硅晶体管似乎也即将寿终正寝。硅中载流子的移动性限制了开关速度,即使在较低的工作电压下保持足够的静电控制通道变得更加困难。

新的晶体管结构和新的通道材料还没有像传统的硅CMOS那样被彻底表征,因此它们的可靠性和寿命行为还没有得到很好的理解。不过,至少潜在可靠性问题的轮廓已经开始浮现。

在提议的新设计中,finFETs是最先接近商业成熟的。在finfet中,通道由一个或多个垂直鳍片组成,三面被栅极结构包围。众所周知,“三叉”方法可以提供更好的静电控制。但是,从可靠性的角度来看,它引入了几个新的关注点。

首先是好消息。构成通道的鳍片通常完全耗尽,掺杂很少或没有掺杂。随机掺杂剂波动是平面晶体管NBTI寿命广泛分布的重要因素。降低掺杂密度减少了潜在缺陷位点的数量,并缩小了可能波动的范围。不幸的是,IBM的John Stathis在工作了在2014年IEEE电子器件会议(IEDM)上,降低掺杂水平也降低了对结剖面的控制。重叠器件可能更容易受到热载流子退化的影响,其中动能驱动载流子进入电介质层。finfet通常也有(110)侧壁,增加热载流子捕获截面。

最后,受限的翅片几何形状限制了散热,使自热成为一个潜在的问题finFET结构。硅的电学性质不仅随温度而变化,而且温度与电学性质之间的关系也随着晶体管的收缩而变化。自热降低了载流子的迁移率,并使所有电压依赖性的退化机制变得更糟。加热也使可靠性预测更加困难:加速可靠性测试的结果可能与已安装部件的实际占空比无关。

然而,总体而言,可靠性似乎并不是finfet的技术局限。英特尔的S. Ramey说结果来自该公司在2013年IEEE国际可靠性物理研讨会(IRPS)上的finFET可靠性测试。在他们的研究中,自热和HCI的负面影响被NBTI和TDDB的改善所抵消。22纳米三栅极晶体管的可靠性比英特尔的32纳米平面技术更好。

新型通道材料
高迁移率通道材料的引入可能会颠覆晶体管的制造工艺,这是比finFET架构更根本的变化。由于大多数现有的巨大硅工艺基础设施仍然相关,这些设备将继续建立在硅晶圆上。然而,正如在一篇文章中详细讨论的那样早期系列文章在美国,硅、硅锗(pMOS)和砷化铟镓(nMOS)之间的晶格不匹配将需要厚缓冲层和可能的新栅极堆栈。

当锗分数较小时,SiGe相对容易融入现有的CMOS工艺,事实上它已经进入先进的器件。锗分数的增加增加了载流子迁移率,并导致更多类似锗的器件行为,这对NBTI的可靠性是一个好消息。随着锗分数的增加,通道的费米能级上升。因此,在给定偏置下,较少的缺陷在能量上是有利的。(请记住,在pMOS器件中,“更高”的能量是那些更负的能量。)降低硅帽层的厚度——有助于在HfO²栅介质下形成SiO²界面层——进一步提高费米能级。根据可靠性研究IMEC, SiGe器件可能有更少的缺陷,而且那些确实存在的缺陷可能对阈值电压的影响较小。虽然NBTI可能会限制硅pfet的尺寸,但SiGe pfet似乎能够达到当前的ITRS可靠性目标。

SiGebands
带硅盖的SiGe晶体管的能带结构。增加锗分数或减小硅盖厚度会增加费米能级。

不幸的是,降低NBTI的特性很可能会使HCI恶化。在高比例器件中,横向电场更高,导致在漏极处积聚高能量载流子。锗带隙越小,热载流子效应越强。Debabrata Maji和同事解释增加I^sub/I^d的比值,载流子就有更多的能量隧穿到栅极电介质中。降低硅帽层的厚度降低了隧穿障碍,从而使HCI恶化。制造商需要平衡薄盖层的NBTI优势和厚盖层的HCI优势。

SiGeHCI
虽然gefet表现出相对于硅更好的NBTI可靠性,但HCI可靠性更差。图片来自IMEC。

虽然SiGe似乎是pMOS晶体管的可行替代品,但其电子迁移率较差,需要另一种通道材料用于nMOS晶体管。目前领先的候选人似乎是inga。然而,将InGaAs与硅集成是很困难的极具挑战性.在今年的Semicon West上,人们似乎对这种材料的商业潜力持怀疑态度。

虽然pMOS晶体管中的NBTI是硅器件的问题,但nMOS InGaAs晶体管面临潜在的PBTI问题。然而,除了符号的变化外,这两种失效机制似乎非常相似。与硅中的NBTI类似,InGaAs中的PBTI发生在载流子俘获引起阈值电压漂移时。和在硅中一样,可以看到广泛的捕获和发射时间常数,导致器件特性的广泛分布。就像在硅中一样,当应力消除时,Vt位移的很大一部分似乎是可恢复的。

然而,由于几个原因,InGaAs中的PBTI行为是一个更严重的可靠性问题。在硅中,载流子被困在现有的缺陷中,但几乎没有迹象表明所施加的偏压会产生新的缺陷。而在InGaAs中,界面层的新缺陷会导致Vt位移,且仅为35%左右出现可恢复的。平均而言,与同等尺寸的硅器件相比,硅器件的缺陷更多,而且每个缺陷的影响似乎更大。

目前还很难说InGaAs的PBTI性能不佳是否是由于工艺集成状态相对不成熟所致。虽然层和接口质量的改进可能会在一定程度上改善生命周期,但InGaAs集成仍然是一项正在进行的工作。

总体而言,pMOS器件的前景良好,随着硅的极限达到,SiGe有望填补这一空白。nMOS的图片不是很清楚。InGaAs是硅的最可信的继承者,但首先需要回答工艺集成和可靠性问题。



2的评论

Hillol Sarkar 说:

太好了!我将在我的DFSS文章中使用它。

凯文 说:

如果您使用异步设计技术并在近阈值区域工作,那么缩放硅是否真的存在问题?

留下回复


(注:此名称将公开显示)

Baidu