中文 英语

改进设计流程的压力不断增加

一些人认为它需要从头开始重建,另一些人认为它可以调整和修复。

受欢迎程度

没有EDA就不会有摩尔定律就像我们今天知道的那样,如果没有摩尔定律,对EDA的需求就会有限得多。但是,经过30多年的开发,设计流程中充满了复杂的工具,通过验证实现半导体设计自动化,从而实现摩尔定律的基础特征缩小,现有的方法已经不再那么有效了。在复杂的soc上,从设计到带出需要花费太多的时间,在28nm之后,随着多模式和3D晶体管结构的引入,缩放的经济效益消失了。

许多公司都在问:“下一步是什么?”然而,这个问题没有简单的答案。改变显然是必要的,但要多快、多深呢?突然的改变是有风险的。现有的方法有很多——每年仅半导体就有3400亿美元,依赖半导体的电子产品还有数万亿美元,包括从玩具到工业机械到银行数据中心到导弹制导系统的一切。因此,解决方案是一系列渐进的“左移”,还是全面改革,仍有待观察。两者都有支持者,通常在同一家公司。

“我们现在的方法已经过时了,”该公司工程副总裁卡里姆·阿拉比说Qualcomm。“这就像我们不断翻新的老房子。有很多事情都有很好的理由,但整个行业都被锁定在某些步骤上。”

阿拉比说,这一转变可能与摆脱标准电池和改变内存使用方式一样重要。“零散地做这件事可能很好,因为它更安全,但在某种程度上,我们需要对整个事情进行改造。EDA工具需要更多地意识到设计中发生了什么。如果你看看CPU,它是设计的重要组成部分。那么为什么没有一个CPU设计工具知道如何设计CPU和所有编译器以及最佳实现呢?”

伟大的左移
EDA公司也认同变革的必要性。整个左移概念最初是为了缩短用于验证的时间(估计占总设计时间的60%到75%),现在已经扩展到包括整个流程的所有内容。一切都需要更早地集成,更早地调试,并且需要反复检查以提高可靠性。

“这里有两个角度需要考虑,”中兴科技研发高级集团总监威尔伯•罗(Wilbur Luo)表示节奏。“一个是缩短电气设计周期,另一个是缩短物理设计周期。在物理设计方面,您需要在进行设计时进行设计规则检查,以便尽早发现问题。在电气方面,你需要在设计时进行设计内部的电气分析。电迁移这是一个大问题,在汽车和高可靠性,例如。你还需要确保这些细电线能承受电流。”

他指出,估计有50%的芯片制造商已经开始采取措施缩短设计周期。他说,这些公司的典型目标是将设计流程的总时间缩短30%。

在高级节点上,开发时间和开发芯片的总成本之间没有直接的相关性。然而,对于致力于最先进流程几何的公司来说,上市时间才是关键指标,而不是NRE。虽然芯片制造商总是关注成本,但对于大批量芯片来说,更大的问题是如何以足够的可靠性按时上市。现在典型的验证场景是在一个确定的市场窗口内验证所有可能的东西,然后用软件更新修复该领域中剩下的任何东西。但是,如果在试装之前可以验证更多内容,那么所需的软件补丁就会更少,总拥有成本就会更低,客户也会更满意。

模拟设备是缩短产品上市时间的一大瓶颈。虽然数字设计团队一直认为它部分是工程,部分是黑色艺术,但在40nm之前,这些团队之间的互动很少。从那时起,模拟和数字团队的同步进度已经被证明是一个令人头痛的问题,并且在现有的流程中几乎没有改进的地方。

“在所有需要向左移动的地方,它是模拟的,”Fred Sendig说Synopsys对此的家伙。“挑战从更高的节点转向模拟。他们的生产力受到了3倍的打击,有些人的生产力受到了10倍的打击。物理设计的时间越来越长,物理对电路设计的影响越来越长,你不能再做eco了,在某些情况下你必须从头再来。但模拟技术受到了双重打击,因为预估不再足够,而且物理周期更长。”

Sendig指出,如果这能与旧节点的模拟开发时间相一致,那将是很好的第一步。所有大型EDA供应商都在解决这个问题。

软件也不甘落后。在65纳米工艺上,芯片制造商开发的大部分软件都是嵌入式代码。在28nm及以上工艺上,他们正在开发更多的嵌入式代码和固件,并为更高级别的软件提供钩子,以确保它可以利用所有硬件功能。

“人们比以前更早地进行软件调试,部分原因是现在他们有了工具来做这件事,”该公司营销总监让-玛丽·布鲁内(Jean-Marie Brunet)说模拟分工导师图形。“这是一个根本性的问题,我们正在看到方法论上的真正转变。现在加入我们的软件开发人员与过去相比已经大不相同了。”

布鲁内说,有两类客户,一类人说做出改变是有意义的,但他们什么都不做,另一类人则在寻找解决方案,并寻求关于什么可以改变和应该改变的信息。“这是一种方法和架构的转变,因为在它的底层,所有芯片都不再根据规格进行测量,而是进行基准测试。为此,你需要运行不同的操作系统、固件和应用程序。”

另一个左移
还有一些事情发生在流程之外,也可能影响到上市时间。eSilicon一直在构建一个在线报价系统,可以快速识别哪些IP块与哪些软件、处理器和代工流程一起工作。

“我们正在开发的是优化设计的能力,以提高可预测性和降低风险,”Mike Gianfagna说,该公司的营销副总裁eSilicon。“实现这一目标的唯一方法就是使用大数据、机器学习和分析。你不能再把赌注压在最聪明的人身上了。在高级节点,赌注更大,事实更少。在物联网的另一端,你需要真正快速的周转和尽可能低的功耗。这些节点非常容易理解,这意味着如果你能在第一次就击中目标,你就不需要进行两到三次迭代。”

同样,Arteris正推动公司进一步考虑芯片上网络的设计过程——远至PowerPoint阶段。该公司营销副总裁库尔特·舒勒(Kurt Shuler)说:“关闭时间越来越多地与互连有关,而不是IP阻塞。”“你需要提前进行分析,而有效地进行分析的唯一方法就是可视化系统并自动计时关闭。我们发现,在设计周期的末尾,由于互连的长路径,公司没有满足时间。如果你能将所有东西并行化,你可以为某些设计节省3到6个月的时间。”

一个很大的优势是,当对设计进行更改时,确定它们是否可制造的时间要短得多。Shuler说:“基本上,你通过提供更好的信息来加速物理设计。”

一个完全不同的方法,这是由超音速而且极端哒,即应用敏捷开发方法论对硬件设计有什么意义敏捷硬件开发。从本质上讲,该方法将开发从任何流程中移除,利用创造性的问题解决方案而不是标准化的解决方案。

Sonics营销副总裁Randy Smith表示:“真正的优势是,你可以更早地启动项目,更容易地进行调整,这样当你得到eco时,你就有了处理它们的流程。”“这在今天的系统级流程中并不常见。它使可交付成果更加灵活。使用敏捷方法,所有的钩子都在物理设计和系统端,因此您基本上可以在不完整的设计中采取一些步骤,例如QoS—谁用什么样的QoS与谁对话。”(会议已安排,进一步讨论这个议题。)

向上和向外移动
最后,有一些新的架构方法最终可以大大加快市场推广的时间,2.5 d多芯片模块和封装系统——这些都是流动的术语,有很大的重叠。但所有这些方法的目标都是将多个芯片连接在一起,而不是将所有芯片都构建在同一个芯片上。

高通的阿拉比说得满满的三维集成电路集成还需要大约四年的时间,但至少有一个大问题已经解决了,那就是金属键将用于连接模具,它将充当一个通孔。“堆叠和封装非常重要,因为80%的性能下降将发生在互连中。但全3D技术还需要三到四年的时间才能成熟。”

他说,我们需要的是调整工具,在模具上进行逻辑对逻辑的放置和路径,并弄清楚这些方法需要如何适应流程。在这方面,他并不孤单,但EDA供应商的承诺水平似乎每年都有很大差异。

Synopsys的Sendig说:“关于在一个衬底或多个衬底上混合信号的争论已经持续了很长时间。“在某些地方,3D是一种权宜之计。但包装的成本可能是零件的一半。你可以快速将其推向市场,在某些方面它会很有意义,但我们也将继续在较低节点上看到混合信号设计。”



1评论

凯文 说:

“没有EDA,就没有我们今天所知道的摩尔定律。”

不得不说,物理学家和化学家把我们的工艺降到28纳米,软件和EDA的人从80年代开始就没做过什么了不起的事情。据我所知,Synopsys对IC编译器的重写只是修复了他们在1990年编写的工具,以便在2010年的硬件上工作-我没有看到任何新的方法的公告。他们对混合信号也一无所知。

修改吗?-是的,是时候了,但别抱太大希望。

留下回复


(注:此名称将公开显示)

Baidu