疼痛管理

在本系列的第一部分,重点是重叠和新痛点在半导体流,从最初的概念需要什么芯片一直到制造业。第二部分企业如何试图管理疼痛。

这已经不是什么秘密SoC越来越复杂的设计,调试和构建,但复杂芯片的传播远远超出了界限。热量和静电放电等生理效应已成为device-wide问题。与此同时,安全可以涉及很多设备。和软件开发可能跨越远远超出这些设备时,需要打开和关闭模块,设备,以及在某些情况下控制权力动态在大规模的数据中心。甚至整个企业可能不得不重新配置提高效率和有效性,因为旧的分离筒仓从硬件或软件制造业从IP测试和集成不再有意义。

“有两种趋势,观察,董事长兼联合首席执行官Synopsys对此在公司最近的Synopsys对此用户组。”一个是规模复杂性,可以预测,10年。其次是系统的复杂性。”他补充说,“我们需要处理更多的复杂性。”

这两种类型的复杂性正迫使这些变化,以及世界的工具已经从中获益丰厚。事实上,EDA数量稳步增长连续16个季度,根据最近的统计数据提供的EDA财团。但是对于芯片制造商,价格包括的不仅仅是新工具。昂贵的流和流程需要重新配置包括更多的软件开发和分析,更加集成的第三方知识产权和业务关系必须重新考虑在每一个级别。前沿的设计,这也意味着把大赌注放在新流程,集成更多的第三方知识产权的非标准配置,并使假设大缺口光刻技术将被填满。

这些不仅仅是数字的问题了。在每一个层面上,模拟已经悄悄潜入数字设计添加越来越多的传感器和电源管理无处不在。

“在整个设计流程,混合信号仍然是一门艺术——模拟合成和模拟验证仍然是一门艺术,“Oz Levia说,市场营销和业务发展副总裁碧玉。“有趣的是,我们所看到的,我们收到客户的数字验证问题变得更糟,而不是更好。这不仅仅是我们的常规的挖苦模拟。人们现在更多模拟和正式的(验证)。这是因为模拟不做这项工作,这是一个严重的问题。”

同样的东西,只有更好的
导致客户需求的更好的工具,但最好是用最少的额外的学习要求。和将EDA供应商加大他们的工具的性能,以及他们的工作能力与其他供应商的工具,如合作设计的硬件和软件;芯片、包和董事会;在预先集成的子系统。事实上,在整个行业的工作量提高工具的性能是令人震惊的。从来没有一个等价的努力在半导体行业的历史。

”通常是一个感觉,设计师将越来越依赖于软件和硬件越来越少,“Levia说。“我们看到越来越多的依赖软件,因此设计和验证的软件/硬件交互变得越来越严重,已经成为一个挑战。各级软件:裸露的金属,嵌入式,根深蒂固,应用程序,操作系统,所有的水平。它变得越来越严重。并没有太多的人自动的解决方案——真的没人。今天,软件/硬件验证你需要解决5亿年盖茨和200万行代码。与异构处理器并行系统和编译器,它是一只熊。甚至一只熊。这是一个大问题。在过去,我们抓住了小熊和学习如何捕捉熊。 This is a whole new level.”

像所有的工程问题,重要的是理解大问题,分解成可管理的块。这就是为什么每个工具制造者已经改善工具在每一个区域,那些多年来一直被忽视。设计周期正在收紧,工具正在从单一处理器转向多处理器能力,一切更紧密地集成。

这并不能解决所有问题,但它确实使一些不那么痛苦。这需要重复在每个级别。

“多氯联苯没有相同的硅世界的光泽,在每个节点必须重组,”大卫·恩斯说,在导师图形产品营销经理。“但是我们看到相同的复杂性增加。五年前的线条和空间是250微米。今天他们50微米。半导体的微孔技术是导数,你必须思考更多的东西simultaneously-signal性能、功率分布、热效果和可制造性。所有的这些影响布局阶段。最重要的是,我们看到新的人口布局设计。”

在过去的一个月,两个导师图形和节奏-市场领导者的PCB工具增加了重大升级PCB的工具。这是一个地方的工具往往持续数十年,这正是发生在以前的版本。新版本使用多处理基地通过至少10次提高性能。

Synopsys对此,同样升级其place-and-route工具,尽管这些工具市场根据市场数据似乎相对平坦。在最近的Synopsys对此“用户组会议,De Geus称之为“最大的单一技术努力Synopsys对此已做过。”

虽然三大EDA供应商获得最多的关注,这种改进是发生在EDA行业。Tanner EDA,过去主要用于模拟开发人员提供了工具,已经从模拟混合信号。“我们不断看到请求升级和添加新功能布局、图表和cross-probing,”Greg Lebsack说,总统的坦纳EDA。“但研发路线图已经改变了。它总是面向消费者在某种程度上,但现在它甚至以顾客为导向的。”

仍然存在许多差异
在很多芯片制造商,牵引是一种感觉,不是防弹设计了。事实是,他们从来没有,但芯片较小和simpler-fewer功能时,盖茨,电力领域,电压,减少第三方知识产权,嵌入式软件至少有一种感觉,一个好的工程师能理解发生了什么芯片。推动极其复杂的soc已经改变,迫使更多依赖工具,黑盒IP,迫使工程团队来处理更多的物理和邻近效应,难以有效地验证和验证。

“当我们添加更多的复杂性,我们不仅能够继续使用相同的方法,“Aveek Sarkar说,副总统的产品工程和支持ANSYS / Apache。“我们必须做得更多。但如果我们做快,我们做错了吗?客户的设计越来越大。它不再仅仅是芯片。方案和芯片,你必须把它在一个合理的时间。”

这也是预制块的数量被包括在soc减少投放市场的时间。

“有很大的疼痛点周围所有的集成块,”说,一个节奏的家伙。“在过去的十年中我们必须决定如何解决问题,问题B和C,当我们认为我们回到我们的业务和被告知要快乐。但现在的重叠,因为你想要一个子系统,B和C,所以你必须想出一个有效的解决方案的不同组合。另外,整个基础设施硬件和软件,你需要什么内存,带宽和互连还不清楚。所以有很多管道问题和软件问题,然后找出应用程序环境是什么。”

而且不只是应用程序环境。这就是这些芯片将在应用程序环境中使用。

“我们从我们的客户最迫切的问题是如何设计和开发一个SoC,提供最有效的解决方案在性能方面,权力和灵活性,往往因设备而异,“说伊兰Briman,负责营销的副总裁切瓦。”用例和特性集移动设备的不断变化,出现新的问题和挑战,需要解决。这些涉及到如何有效地处理复杂的最新多媒体处理需要在今天的移动计算设备,混合“屏幕”应用程序,如一直在倾听声音触发或脸解锁,屏幕上的应用,如基于对象的音频播放或三维深度映射。扩展的功耗设计能够兼顾高性能和低功耗之间的用例是一个真正的艺术,但是今天在某些IP块可用的帮助下我们可以减少设计师的痛苦。”

不过,即使是最经常使用的知识产权块承担新的挑战在复杂的设计。考虑记忆和I / O控制器,例如。这很常规的东西用于设计团队。但它不是那么简单,当公司开始改变的速度来回串并收发器IP和优柔寡断的工艺技术。

“有很多难题在高速接口,”弗兰克说,铁产品管理高级主管Rambus。“有不同类型的串并收发器接口,不同的速度,和不同的流程节点。我们将看到更多的要求报价40 nm这些天,但有些客户现在问,“我们和28 nm或40 nm一起去吗?的主要权衡我们进入功率效率更高的性能,但也有糟糕的泄漏。多少泄漏他们能容忍吗?因此,我们请求端口高速并行转换器接口到LP过程。”

涟漪在设计这类决策到其他地区,也引发连锁反应的决策影响从IP到公交车的速度大小的记忆,这些记忆和制造混乱几乎无处不在。“我们看到询价表(报价请求)的地图,“铁说。“这并不总是显而易见的他们要去的地方。”

这会进一步混乱流动。了解块芯片制造商互动是一个大问题,但能够从工具的角度做点什么流中频繁发生的太迟了。

“你估计准确的力量是伟大的,但它发生的方式太迟的周期是有价值的,”马克·贝克说的产品营销总监Atrenta。“有很多统计RTL估计方法。你可以把物理意识到消除不确定和识别热点的问题设计,减少或优化。但是我们仍然需要,作为一个产业,是把上下文使用的IP,并了解如何使用上下文来确定功率,性能、面积和时机。需要建立更好的IP的抽象模型的能力,并有工作要做。”

底线是,问题并不容易解决。事实上,他们中的许多人越来越困难,即使有新的工具。最重要的是,正在创造新的问题。但还发生了什么是,更多的工具开始被使用,在过去被指定为“使用的东西。这包括高级合成和形式验证等等。正式的,特别是,搁置多年的利基市场因为有太少的工程师可以断言。正式的方法突然变得无处不在。

“我们习惯思维技术采用的Geoffrey Moore时间表,”兰迪·史密斯说,负责营销的副总裁超音速。“工具在那里,他们在块级问题,任何人想做全芯片验证是自欺欺人。改变的是不同的问题更容易解决使用这些工具,和工具更容易使用和问题的临界要求您使用它们。”