中文 英语
18.luck新利
的意见

soc中的多dram内存子系统

当组合多个单独的dram以创建更高密度的内存时,请注意这些要求。

受欢迎程度

即使DRAM容量随着每一代DRAM而不断增加,各种应用程序对内存密度的需求也在以更快的速度增长。为了支持这些高内存密度和总线宽度要求(通常超过单个DRAM所能支持的),几乎所有新一代内存子系统和soc都有多个DRAM芯片组合,以有效地创建比单个DRAM更大总线宽度的更高密度内存。有许多方法可以将多个单独的dram组合在一起,以创建更高有效密度的dram。最常见的方法之一是创建内存,其中的dram组织在一个定义的结构中,该结构具有多个Rank,每个Rank包含多个组件dram。其他选项可以包括使用多个DRAM模具堆叠在彼此的顶部来创建3DS SDRAM(如DDR4/DDR5 3DS),甚至这些可以用作内存的DRAM组件。

对于多DRAM系统,除了适用于单个DRAM的要求外,系统设计者/主机还必须考虑一些事情,以便系统能够按预期工作。这些对于内存子系统执行所需功能至关重要。

以下是多dram系统中一些最重要的考虑因素:

  1. 典型的多阶系统共享相同的ZQ电阻(这可能是外部的)。在这种情况下,SDRAM控制器必须确保ZQ校准命令不重叠。控制器还应该确保在读/写命令数据阶段甚至到非目标Rank之前完成ZQ Latch。
  2. 读/写命令数据相位到不同的Rank dram应间隔足够的时间,以确保没有数据冲突/争用,从而导致主机读取和DRAM写入采样的数据不正确。它甚至会导致DRAM故障/耗尽。
  3. 主人必须确保模上终止和非目标模上终止为目标级别和非目标级别都适当设置。设置合适的ODT和NT-ODT组合对于多秩系统的优化工作至关重要。
  4. 对于记忆系统非齐次的记忆当子系统中所有内存都是相似类型时,读写延迟可能有所不同。例如,配置了x16和字节模式模的混合LPDDR5包只支持字节模式延迟参数,即使一些dram是x16。
  5. 在一个多等级/通道中系统共享命令总线主持人应先训练已终止的模具,然后训练未终止的模具。
  6. 为高效的模块电源设计,最大数量的DRAM芯片可以在同时的或重叠的活动通常是有限的,主机应该知道这些数字。
  7. 3 ds /堆死主机在访问通常共享模式寄存器的不同逻辑rank时必须遵守加法计时。
  8. 主机必须负责温度不同DRAM的刷新和其他时间要求,因为温度可能从一个DRAM到另一个。

随着内存子系统的发展以满足不断增长的内存需求,内存标准也在发展以定义多dram环境的需求和期望。JEDEC DDR5+和LPDDR5内存规范是这一趋势的很好的例子,在标准中包含了广泛的需求和使用考虑。

Cadence MMAV VIP DDR5 SDRAM, DDR5 DIMM, LPDDR5/LPDDR5X和LPDDR5多芯片包是VIP解决方案,支持多dram系统的所有上述列出的功能。

有关Cadence DDR5和LPDDR5 VIP的更多信息,请访问Cadence VIP记忆模型网站



留下回复


(注:此名称将公开显示)

Baidu