两个机器学习建模应用程序，增强fpga的定时延迟和路由拥塞估计的准确性。
FPGA物理设计流程为机器学习CAD (MLCAD)提供了一个令人信服的机会，原因如下:
ML解决方案可以批量应用于设备系列。
•有一个巨大的数据农场，可以从设备模型和广泛应用程序的设计数据中获得。
•有一个单一的流线型设计流程，可以在所有阶段进行检测、注释和查询。
在本白皮书中，提供了两个ML建模应用程序，以增强Vivado®ML版本中定时延迟和路由拥塞估计的准确性。准确的延迟估计与定时关闭相关，因为全局/细节放置器、放置中的物理合成和全局路由器使用它来估计网络临界值。基于ml的延迟估计器将精度从65.5%提高到98%左右。Vivado Design Suite放置流程依赖于路由拥塞估计器来识别和缓解放置过程中的路由拥塞热点，以便设计更容易向下游路由。与传统方法相比，Vivado ML版本中基于ML的拥塞估计器显示了同样显著的精度提高，并在各种设备系列的广泛设计套件上显著减少了路由运行时间。
点击此处读更多的
|
|
|
|
|
|
|
|
留下回复