掌握FOWLP和2.5D设计比你想象的要容易

IC封装已经有了自己的特色，曾经传统的封装是“必要之恶”，今天的封装可以增加显著的价值。通过为异类设计组装提供平台，增加了功能密度和灵活性。在SoC中实现的设计可能会变得太大而无法令人满意，并且在一个工艺节点上实现太难，现在封装提供了一个平台，可以将SoC芯片分解为单独的功能块，并将封装用作基板。

IC封装设计工具集已经成熟到不仅可以解决经典的塑料、有机和陶瓷封装基板，还可以解决由中间体和芯片设计驱动的硅基板。

我们显然已经进入了一个设计领域，在这个领域中，硅模具设计和IC封装设计之间曾经的清晰划分已经开始让位于一个重叠的设计领域，硅铸造厂正在生成衬底，而osat正在使用硅作为衬底材料;这两个设计领域之间的界限已经模糊。

对于我们中的许多人来说，技术的转变可能是压倒性的。不要绝望;是的，有新的术语需要理解，有许多新的设计技术需要理解和掌握，还有一个全新的设计过程和流程。好消息是，这一切都可以克服，而不必学习硅的地点和路线设计工具。

作为IC封装设计师，我们不必放弃我们的封装工具，并学习IC位置和路径设计工具来生成硅衬底设计。在大多数情况下，IC封装工具足以设计硅衬底，使用硅工艺设计工具包(PDK)，并且在许多方面可能是首选工具。因此，IC封装设计师不需要放弃他们目前的工具;设计规则非常像集成电路，制造检查也将基于集成电路。但除了一些非常特定的领域，IC封装布局工具可以支持这些硅衬底。

图1:这是一个系统(图片由CEA-Leti提供)。

显然，使用IC封装设计而不是可以管理系统的IC工具是重要的。让我们把重点转向如何确保包装设计工具能够满足所有硅基制造的实施要求。

实现硅设计规则

硅衬底的材料特性和制造需要特定的设计和制造规则，就像各种封装技术中使用的材料也有特定的要求一样。像模具一样，硅基衬底也有一套由铸造厂或制造商提供的特定设计规则。这些设计规则管理每个金属层的线宽、间距和层过渡规则。在设计的每一层上，都有一些规则来控制金属的局部密度。还有一些规则可以控制如何在基板上放置组件，以及组件在设计中如何堆叠和定向。

对于锐角、同层重叠、设计内层与层之间的重叠也有特定的制造要求。所有这些IC布局规则可以通过在线、批量、自定义或最终的艺术品检查在IC封装工具中进行管理。显然，我们的愿望是在设计过程中尽可能多地推进这些规则，尽早发现它们，而不是在设计过程结束时才发现它们。

对于制造商提供的IC设计PDK，必须完成一定程度的工作来转换硅代工提供的规则，使它们在封装设计工具中可用。由于这些设计领域在历史上是不同的，所以不是1对1的匹配。尽管许多规则可以直接在IC封装工具的约束系统中实现，但有些规则必须在中心约束系统之外的工具的其他功能中实现(例如，控制形状参数)。这些规则中的大多数可以在在线DRC级别上使用，其余规则将作为批检查或艺术品检查实现。硅制造商要求严格的PDK符合性和验证签名，在设计转移到掩模和制造之前。好消息是，一旦转换完成，IC封装PDK可以用于所有相同技术的未来设计。

无论硅基衬底的制造商，GDSII或OASIS将被用作硅晶圆厂制造的制造输出，并且在生成掩模之前，将使用基于艺术品的检查器进行布局验证;即使不是由设计师，也是由制造商。为了在设计过程中更早地进行检查，可以将艺术品检查器与设计工具集成在一起。交叉探测可以利用IC封装工具，这样在美术检查工具中发现的问题可以在布局工具中交叉突出显示、验证和纠正，而不仅仅是在设计结束时。

硅和极薄有机衬底制造规范的另一个典型要求是本地化金属密度。这不是一层对一层，而是一层内的局部金属密度(图2)。

图2:密度控制。

金属密度直接影响每个金属层上蚀刻速率和线宽的工艺变化。由于这些要求，包装工具可用于检查金属覆盖和局部密度规则的符合性。这些密度规则可以非常简单，比如在特定层的路由周围的屏蔽区域提供泛水平面，而非常局部的密度规则则需要在设计中射孔大型通孔垫，因为它们在层上的密度是一个问题。同样地，我们也非常强调在设计中不存在锐角。还可能存在层与层之间的重合要求(例如，无效到关键信号迹线)。同样，好消息是IC封装工具可以解决这些问题。同样重要的是，设计工具能够满足这些需求，同时不受数据库大小和复杂性的限制。

根据IC制造技术的要求和PDK，弧、圆和其他典型的基于衬底的几何形状将必须在硅中实现。这里是集成电路设计的经典正交规则和包装设计中常见的任意角度痕迹、弧和圆的合并。这些结构可以通过限制它们在设计本身中的使用(例如，强制正交路由和使用64边多边形而不是圆)，或者更常见的是，在美术作品生成过程中控制弧和圆转换为分段多边形的方式。对于网格、锐角和无公差的间距，必须满足非常具体的IC artwork规则(图3)。圆形和任何角度的几何形状如果没有正确处理和生成，可能会产生数千个GDSII artwork签收错误。

图3:锐角侵犯。

IC封装设计工具不仅可以满足几乎所有硅基PDK制造规则，还可以检查IC设计工具过去不支持的额外要求。IC封装设计工具为设计人员的工具集带来了丰富的额外功能和检查，特别是围绕填充形状、差分对路由和总线匹配。IC封装设计人员可以利用这些功能，在硅衬底上检查整个系统设计的互连。

还有大量的交互工具，在设计的实施中提供了更好的个人控制。数字IC设计“位置和路径”工具严重依赖批处理类型命令，交互功能较少。IC封装工具，依靠他们的PCB谱系，提供自动化来实现设计人员在设计画布上的意图。

结论

IC封装设计工具集已经成熟到不仅可以解决经典的塑料、有机和陶瓷封装基板，还可以解决由中间体和芯片设计驱动的硅基板。通过Xpedition Substrate Integrator (xSI)， Xpedition Package Designer (xPD)和Calibre3DSTACK，西门子已经提供了许多必要的工具来帮助您掌握FOWLP和2.5D设计。尽管如此，在大多数情况下，系统和打包团队不必放弃现有的工具集来支持这些设计。事实上，封装设计工具集在多组件系统设计和组件堆叠方面可以提供比IC布局工具更好的额外功能。

为了更深入地了解有机封装衬底设计人员的经验，他们已经过渡并掌握了基于rdl的FOWLP和2.5D硅和有机中间体设计，同时仍然使用(并保留)他们现有的大多数封装设计工具和技能，请查看西门子的完整论文，有机包装设计师过渡到FOWLP和2.5D设计的指南．