黑硅浪费硅?

黑硅的概念听起来几乎是神秘的,但这是一个简单的物理问题。随着技术的进步,节点和能力包越来越多的晶体管在同一模具,设计工程师到达一堵墙,只有一小部分的设计可以在由于电力和热能动力的影响。

此外,迫使这种复杂的电源管理的挑战只会继续生长在每一个新的流程节点,观察格雷格•Yeric高级首席工程师手臂在2014年期间,在短课程IEEE电子设备的会议。预测估计黑硅分数将约三分之一的面积在20 nm节点(包括16/14nm技术finFETs),增加多达80%的5 nm节点。真正的产品可能会取得更好的结果,但显然功耗带来日益严重的设计约束。(见相关的故事在这里)

换句话说,黑硅之间的差距是可以做几何和功率密度时,利用硅100%,营销副总裁史蒂夫•卡尔森解释为低功率和混合信号的解决方案节奏。”与此同时,你想提高你的计算效率SoC我们看到有证据确凿的100 x 1000 x的差别在能源效率方面的使用可编程处理器晶体管和硬编码的功能。那么,使用模型为一个特定的设备很好理解,你带一些东西,你就会在软件,你把它放到硬件,现在你将会有更长的电池寿命,这将是一个冷却器运行设备。”

虽然有很多这些专门的处理器,填满所有的硅,可以戴上先进的几何图形,他们不能同时使用或将会有一个功率密度的问题,他说。“你不想去一个可编程解决方案,让您使用更少的晶体管,因为它不会能源竞争,所以你得通过这个复杂的打开和关闭的编排。事实证明,大部分的专用处理器的大部分时间,这就是你得到这个高百分比的黑硅。”

主管Arvind Shanmugavel应用工程Ansys-Apache指出,在过去的几十年里,由于电能和热能的敏感性,黑硅不明确的讨论。相反,它是建立在设计方法,设计师采用实现良好的扩展能力和热的影响,并反映在建筑上。

黑硅的影响
超过设计黑硅,面临的挑战是如何设计,Shanmugavel断言。“那真的是更大的问题,我们必须回答:我们如何在设计时考虑电能和热能在今天的设计?”

一种方法包括架构设计。“通过使用不同类型的体系结构可以减少总功率在硬件架构级别。我们的意思是在硬件层面上,当我们做功率控制或时钟门控本质上,我们可以关闭部分的设计,以便它不消耗任何权力。做是为了减少电源的总热设计信封(TDP)芯片操作时。”

把他们弄醒,并确保芯片的其他部分知道他们醒着,不过,不是那么简单。“想阻止想跟块B,但B是黑暗,”伯纳德·墨菲说,首席技术官Atrenta。“首先,必须意识到B是黑暗和进入等待状态,直到醒来。接下来,B已经醒来。最后,必须知道B已经苏醒,所以它可以re-initiate其请求。所有这一切需要握手交流。接下来,您必须处理需要多长时间B醒来,直到它返回到一个可用的状态。如果这是太久,你可能会节省权力,但服务质量(QoS)可能会严重影响了(例如波涛汹涌的电话)。结果,您必须考虑是否应该保留一些州通过保留逻辑,甚至当它是黑暗的,将允许更快地醒来。保留逻辑影响设计不仅在添加逻辑保存状态和唤醒恢复,但是还在添加多个重置类型,包括重置,不影响保留逻辑(如软件复位)和一个完整的重置(硬件复位)。”

墨菲指出,黑硅影响设计过程。“你可能会决定B可以黑暗,但在验证你意识到B的一部分被称为比你预期的更加频繁,你不能每次打开B所需的延迟,或者增加耗电也暗示。所以你决定,你需要把这段逻辑从B和把它变成一个不间断的域。这需要re-partitioning,重组意图,改变时间约束和平面布置图(实现这些天发展几乎与设计),很可能改变断言和testbenches。很乱。这就是为什么越来越多的需求工具来帮助重组。”

同样,Shanmugavel指出,不同类型的架构演进,如手臂的大。小建筑,确保最优核用于不同的任务。“我们有一个大的核心,可以执行真正的重任,而较小的核可以完成小任务,但只有一小部分的力量。在硬件架构层面上我们能够达到这种程度的驱动,做能效设计通过使用这些技术。”

软件层面的架构,需要在运行时进行调度,是黑暗硅处理的另一个选择。“随着处理器的操作,运行时的电能和热能管理变得非常重要。一些例子所做的安排在不同的时间不同的指令可以优化整体功耗,比如做操作动态电压和频率扩展(dvf)和得到多少的反馈指令被暗示不断TDP(热设计能力)是否会被打破,如果我在这个频率持续一段时间。这些都是问题,软件架构考虑在踢dvf类型的计划,”他继续说道。

另一种方法是看实际的硬件技术,人们使用可以降低整体的力量。这变得非常重要,尤其是在设计进军finFET技术节点。“减少芯片的工作电压可以显著降低消耗的总功率,我们不仅减少电压进入技术还到附近)计算,在设备上操作的实际阈值附近的设备对噪音非常低的利润,”Shanmugavel说。“阈值附近的计算可以显著降低消耗的总功率,因为电力二次电压的关系。我们也看到技术人们试图降低整体切换电容和开关活动地点和路线阶段中,几种不同的硬件技术被用于减少整个SoC的力量。”

有可靠性设计方法的影响,两种操作和寿命的可靠性。都能影响设计风格选择黑硅。

在一个大型SoC中,为了满足TDP信封,设计工程师倾向于只打开部分时间的死,对于小分数。因为有大量的动力输送网络和大波动在整个电源噪声、ESD(静电放电)电迁移(EM)问题增加,模型变得更加重要。

卡尔森说黑硅的复杂性使得设计技术走向极端的应用电源关闭和dvf,鉴于当今设计领域越来越多的权力。“这不是少见200或300不同的权力领域,都是独立管理和切换。有很多用例需要检查以确保你不会无意中打开太多的,或者你碰到热的问题。”

不仅仅是热的问题,黑硅复杂性可能意味着一个SoC设计过度,这是一个浪费宝贵的资源。添加更多的核心并不意味着他们会被使用,例如。

“你可能会有一个八核系统,但因为这个问题的四个可能是黑暗,”克里希纳Balachandran说,低功率产品营销主管节奏。“这样计算,你认为你能做或你的速度能执行一项任务会受到影响,因为权力关心的,这就是暗硅实现。”

管理所有黑硅的复杂性要求会越来越高,更不用说验证的设计任务,将需要更多的资源模拟发挥作用。

“物理需求,这是新的标准。如果你真的想挤你的电池寿命或控制温度的最大程度,必须使用这样的技术。只要有泄漏,你将不得不关闭的东西,让它黑了。否则,你处于不利地位,”卡尔森说。

Shanmugavel同意了。“在流血——边缘节点,黑硅的问题只会变得更糟。当我们进入10海里,我们一定能适合更多的晶体管在同一地区。我们能够规模晶体管尺寸。我们可以扩展金属几何形状和模具尺寸,和功能将不断增加。此外,我们将更加依赖建筑分区死的哪些部分可以在了解一段时间。就是最大的暗示当我们进入更多的功能在同一死。”

回顾ASIC设计在过去的15年里,设计师倾向于设计与纯性能,他继续说。“性能是唯一指标,人们想在设计硅,他们想把尽可能多的晶体管,频率最高,获得最佳性能。今天,哲学是非常不同的。第一件事是我的最终产品是什么?我要满足最终产品的计划书吗?向后,你工作在你的设计。这是一个完整的范式转变的我们如何看待设计。”

负责市场营销的副总裁马克•米利根Calypto,观察到黑暗驱散硅晶体管的观念都是免费的。“权力是高百分比的黑硅的原因之一;因此,它应该考虑在设计阶段作为一个重要的设计指标。设计师需要控制项目总成本的比例,从而降低黑硅在他们的设计。设计师需要受过教育的选择低功率的微架构的设计和权衡。”