晶圆代工厂为22nm制程做准备

在过去一两年推出了新的22nm工艺后，晶圆代工厂正在加速这项技术的生产，并准备摊牌。

GlobalFoundries，英特尔，台积电而且联华电子正在开发和/或扩大他们在22纳米技术上的努力，有迹象表明，该节点可以为汽车、物联网和无线等应用带来大量业务。但代工客户面临一些艰难的选择，因为并非所有22nm工艺都是相同的。此外，并不是所有的公司都拥有完整的EDA工具或IP。

尽管如此，晶圆代工厂商仍在推动22nm制程，原因有很多。首先，28nm晶圆代工业务在经过多年的增长后，面临放缓和产能过剩。因此，供应商将22nm技术视为一种创造新收入的途径。

此外，22nm填补了代工客户的空白。许多28纳米及以上工艺的客户正在考虑转向16纳米/14纳米甚至更远的工艺。但在这些节点上，选择仅限于finFET晶体管，它比传统的平面晶体管更昂贵。

图1:FinFET vs. planar:来源:Lam Research

因此，对于28nm及以上工艺的代工客户来说，22nm是一个有吸引力的选择。它提供了比28nm更好的性能，但比16nm/14nm及以上的finfet更便宜。

但是，选择一种22纳米工艺可能与选择另一种22纳米工艺有很大不同。有三个不同版本的22nm由不同的铸造厂推出:

• 台积电和联华电子正在开发22nm平面体CMOS工艺。
• GlobalFoundries正在开发22nm平面芯片FD-SOI技术。
• 英特尔正在推动低功耗22纳米finFET技术。

如果这还不够，三星正在开发18纳米平面FD-SOI技术。无论是22纳米还是18纳米，晶圆代工厂都瞄准了相同的客户，这意味着晶圆代工厂之间的竞争预计将加剧。

“22nm会成为下一个流行的节点吗?”我的评估是肯定的，”Arm物理设计集团营销副总裁、资深代工人员Kelvin Low说。“我不相信一个阵营会赢，或者另一个阵营会赢。几个阵营将会胜出，因为设计考虑因素是如此不同。”

当然，22nm和18nm并不适合所有人或所有应用程序。与以前一样，芯片制造商可以选择保持在28nm及以上，或跳过22nm和18nm，转向16nm/14nm及以上。这一决策是基于应用程序，以及传统的指标，如功率、性能、面积扩展、交付时间表和成本。

为了帮助行业走在曲线前面，半导体工程公司已经了解了22nm和供应商基础。

大部分互补金属氧化物半导体
今天，一些人认为22nm是一个独立的市场，而另一些人则认为22nm是28nm的一个子集。

国际商业战略研究公司(IBS)将28nm、22nm、20nm和18nm这四个节点归为一类。根据IBS的数据，这一包括所有工艺类型的市场预计在2018年将达到115亿美元，比2017年下降2.8%，预计2019年22nm市场仅增长0.6%。这个节点的真正增长预计将发生在那之后。

在这一点上，28nm是这一类别中最大的一块。根据IBS的数据，2017年，仅28nm代工工艺市场就有100亿美元的业务。然而，2018年，28nm业务表现平平，并受到产能过剩的困扰。一些(但不是全部)28nm客户正在向高级节点迁移。中国正在建设更多的28nm晶圆厂产能，从而加剧了市场困境。

最重要的是，22nm开始蚕食28nm。IBS首席执行官汉德尔·琼斯(Handel Jones)表示:“2018年，22nm工艺将占28nm工艺代工市场的10%。”“我们认为，随着时间的推移，22nm将成为一个大节点。”

在22nm平面块CMOS、FD-SOI和finfet三种主要类型中，块CMOS最为人所知，因为它多年来一直是芯片行业的主流。CMOS用于平面晶体管和finFET晶体管，而FD-SOI使用一种专门的绝缘体上硅晶圆，在衬底中包含一层薄绝缘层。

每种技术都有自己的优点和缺点。大块CMOS是最便宜的，但2D CMOS晶体管容易产生静态泄漏，这是引入finfet的关键原因之一。控制泄漏可以让芯片制造商提高时钟频率，但速度必须与动态功率密度相平衡。与此同时，FD-SOI使用平面结构实现了同样的功能，同时增加了车身偏置选项来控制功率。缺点是finfet和FD-SOI都比CMOS更贵。

所有这些22nm选项都旨在赢得新业务，而不需要费时且昂贵的多制版工艺。这就是为什么2011年推出的28nm节点已成为许多先进IC设计的最佳点。它平衡了应用程序的性能和成本。

根据IBS的数据，28nm平面器件的平均设计成本为5130万美元，而16/14nm芯片的平均设计成本约为1.063亿美元。因此，虽然GlobalFoundries，台积电，联华电子和其他公司提供16/14纳米finfet，但大多数设计仍然来自较老的节点。

IBS的Jones说:“当你使用finfet时，你在掩模和设计成本上有了很大的飞跃。”“finfet很适合数字化，但你不能真正做射频。混合信号是一个挑战。”

finfet是高性能应用的理想选择，但该技术在其他方面受到限制。射频与比例模拟的集成是一个难点。因此，为了填补这一空白，几家代工厂商前段时间开始开发22nm工艺。22nm为那些想要比28nm更好的性能，但不需要或负担不起16nm/14nm及以上性能的客户提供了一个选择。

22nm是物联网、混合信号和射频的理想选择。根据IBS的数据，22nm器件的平均IC设计成本为7030万美元，比16nm/14nm更便宜。

“我们预计22nm技术将拥有较长的生命周期和合理的产量，”联华电子企业营销总监John Chen表示。“客户将有一个极具吸引力的超低泄漏工艺选择，可以从现有的28纳米设计迁移到14纳米finfet，而不是直接从28纳米迁移到14纳米。与14nm相比，22nm的掩模和设计成本更低。”

22nm还为设计65nm、55nm和40nm的芯片制造商提供了一条相对轻松的升级路径，这是许多成本敏感的设计正在进行的地方。Arm 's Low表示:“当这组产品迁移到下一个节点时，它将在22纳米工艺上呈现一股大浪。”“当成本合适时，它就会发生。还有IP可用性。一旦这两者结合起来，市场就会起飞。”

在22nm的多种选择中，由台积电和联华电子开发的平面块CMOS基本上是当今28nm块平面CMOS技术的缩小版。与28nm一样，它也采用了高k/金属栅极、铜互连和低k介电。

这种方法有利有弊。有利的一面是，它是28nm工艺的延伸，芯片制造商可以使用相同的设备和工艺流程。在负面方面，批量技术在接近20nm时遭受不必要的短通道效应。这反过来又降低了器件的次阈值斜率或关闭特性。

然后，在传统晶体管中，栅极下方的通道区域将耗尽移动电荷，使掺杂原子电离。“来自这些原子的电荷，以及栅极功函数，设定了阈值电压。耗竭区域的深度控制着静电。半导体专家、IBM前技术人员特里·胡克(Terry Hook)解释说:“在损耗区以下是中性硅，有许多移动运营商。”

但随着技术的发展，大块CMOS晶体管容易出现一种被称为随机掺杂剂波动的现象。简单地说，这引起了通道中掺杂原子的变化。因此，大块CMOS晶体管的性能可能与其标称行为不同，也可能在阈值电压方面产生随机差异。

GlobalFoundries产品线管理高级总监Jamie Schaeffer在最近的一段视频中表示:“大型平面技术受到很大的随机掺杂波动的限制，这主导了高级节点晶体管的错配和变化。”

解决问题的一种方法是转向完全耗尽的晶体管类型，如FD-SOI和finfet。芯片专家Hook说:“在finfet和FD-SOI中，通道掺杂剂被最小化，在匹配中获得一次性收益。”

尽管如此，两家代工供应商——台积电和联华电子——计划用22nm版本的技术来突破大块CMOS的极限。尽管面临诸多挑战，但22nm制程技术正在获得一定的吸引力。

“我的理解是，一些客户正在利用从28纳米到22纳米的密度/速度/功率优势。台积电预计约20%的28纳米/22纳米客户将选择22纳米。”“FD-SOI适用于低功耗小众应用。22nm的体积是流行的28nm的缩小版。大多数设计师都习惯了这种设计方法，而且它拥有更广泛的物理IP。”

与此同时，台积电最近透露了更多关于其之前宣布的22nm技术的细节，该技术涉及两个工艺平台。第一项技术是22nm超低功耗(ULP)，适用于对性能要求更高的低功耗应用。第二个是22nm超低漏(ULL)，目标是超低功耗器件。

台积电研发副总裁Cliff Hou表示:“对于物联网和射频/模拟应用来说，应用空间很广阔。”“一种技术很难同时覆盖两种应用。所以这就是为什么我们需要分别优化它们。”

22nm ULP的工作电压为0.8 ~ 0.9伏。台积电公布了22nm ULL的新规格，0.6伏。该版本将于2019年4月发布。

除了技术规格，代工客户还必须检查EDA工具和工艺IP支持。这很棘手，因为一些代工厂在22nm工艺上提供了比其他代工厂更多的EDA/IP支持。

晶圆代工厂依赖第三方EDA工具。然后，对于给定的工艺，代工厂开发一些自己的IP，但他们也依赖于第三方IP。EDA供应商和IP技术有一个很长的列表。但在一个主要的IP开发中，22nm标志着台积电进入嵌入式MRAM和电阻式RAM领域。

嵌入式存储器集成在微控制器(MCU)中。微控制器使用NOR闪存进行嵌入式内存应用，例如代码存储。

然而，NOR很难扩展到28nm以上，这就需要像MRAM和RRAM这样的下一代内存技术。新的存储器类型结合了SRAM的速度和闪存的非易失性，具有无限的续航能力。

尽管如此，Microchip仍计划将其嵌入式闪存技术(SuperFlash)扩展到22纳米。Microchip子公司硅存储技术(SST)营销总监Vipin Tiwari表示:“一旦28nm技术合格，我们计划普遍支持FD-SOI和/或22纳米技术。”“因为22nm是28nm的缩小节点，这些节点很可能需要SuperFlash技术。eMRAM和SuperFlash技术可以根据最终应用共存。”

然后，在另一个第三方IP前线，Arm为台积电的22nm工艺开发了物理IP，如标准单元库、通用I/ o和内存编译器。

在EDA方面，大型EDA供应商支持台积电的22nm技术。该公司产品营销总监Michael White表示:“22nm技术的实现方式因代工而异，在光刻工艺和DFM实现程度上存在细微差异。Mentor是西门子旗下的公司．“重要的是要注意，由于这是一个新的节点变体，黄金签到和后续工具之间总是存在时间滞后/质量差异。无晶圆厂的客户将希望使用行业黄金，否则在带出问题时将面临更高的风险。”

联华电子还在开发22nm批量CMOS工艺。“联华电子目前正在敲定22nm工艺的客户规格，我们预计将在2020年投入生产。”“该技术节点具有性能和功耗优化，与28nm相比，面积可缩放约10%，具有超低功耗和RF/毫米波优势。联华电子的22nm平台将是一个具有成本效益的解决方案，为平面高k/金属门技术的广泛应用服务，包括移动(5G和其他无线)、物联网和汽车行业。”

FD-SOI
GlobalFoundries是第一个参与22纳米竞赛的公司。三年前，该公司推出了22nm FD-SOI技术。一段时间以来，三星已经推出了28nm的FD-SOI，并正在开发18nm版本。

此外，GlobalFoundries正在开发12纳米平面版本的FD-SOI，预计将于2022年问世。一般来说，22nm或18nm FD-SOI不会与16nm/14nm finfet竞争，它们服务于不同的市场，重叠很少。

FD-SOI使用专门的SOI晶圆，在基板中集成了薄绝缘层(20至25nm厚)。这一层将晶体管与衬底隔离，从而阻止器件中的泄漏。

FD-SOI也基于一个平面，完全耗尽的架构。GlobalFoundries的Schaeffer说:“这基本上消除了随机掺杂波动，提供了优越的错配和静电，以改善亚阈值斜率。”

GlobalFoundries的22nm FD-SOI技术，称为22FDX，在通道中集成了高k/金属栅极和硅锗。与28nm相比，其性能提高了30%，功耗降低了45%。它在2017年初获得了生产资格。

最近，GlobalFoundries增加了更多的能力。Schaeffer表示:“Sub-6GHz射频、毫米波、超低泄漏和超低功耗扩展都已通过认证。”

FD-SOI的吸引力在于两个特点:低功率和身体偏向。它可以在0.8伏特下实现910μA/μm (856μA/μm)的驱动电流，电压操作可低至0.4伏特。

体偏置是完全控制阈值电压(V_th)通过极化晶体管的后栅来动态地控制晶体管。V_thSoitec的产品营销经理Manuel Sellier说:“这是一个只有通过复杂掺杂技术才能确定的参数，现在可以通过软件动态编程。”“设计人员可以使用该功能动态管理电路中的泄漏，还可以有效地补偿静态(过程)和动态变化(温度、电压和老化)。其结果是，在超低功耗的情况下，能源效率提高了4到7倍。”

FD-SOI还支持前倾身体偏向。意法半导体称，当衬底极化为正时，晶体管可以更快地开关。

然而，FD-SOI有三个缺点——成本、生态系统和采用。多年来，FD-SOI的应用有限。英特尔、台积电、联华电子和其他公司从未采用过FD-SOI，称批量CMOS可以以更好的成本实现高性能设备。例如，一块SOI晶圆的售价从370美元到400美元不等，而批量CMOS晶圆的售价为100美元到120美元。

但FD-SOI的掩模数量较低，这弥补了晶圆成本。根据IBS的说法，FD-SOI有22到24个掩模步骤，而类似的批量CMOS工艺有27到29个掩模步骤。

FD-SOI也在缩小差距。IBS的Jones说:“我们现在看到的是我们所认为的批量CMOS的极限。”“22nm FD-SOI的晶体管成本低于22nm HKMG(高k/金属栅极)晶体管成本的5%。与22nm HKMG相比，22nm FD SOI的功耗降低了30%至50%，这对于可穿戴设备和物联网设备非常重要。”

然而，FD-SOI社区在EDA/IP生态系统方面落后。Jones表示:“22nm FD-SOI的IP生态系统正在加强，但22nm HKMG批量CMOS拥有更广泛的IP生态系统。”

潮流正在转向。Cadence, Mentor和Synopsys已获得GlobalFoundries FD-SOI技术的各种EDA工具的认证。

Mentor总裁兼首席执行官Wally Rhines表示:“RF有一些独特的功能，例如集成的FD-SOI，这在其他方面很难与之匹敌。

FD-SOI还有其他优势。“虽然finFET几乎为零泄漏，但仍然具有动态功率。FD-SOI的优点之一是动态功率。如果你能把电压从1伏降低到0.6伏，就能降低65%的功率。FD-SOI在动态改变功率和性能平衡方面具有一些优势。

其他选项
去年，英特尔推出了22nm finFET技术的低功耗版本。自那以后，英特尔一直对ipo保持沉默。在即将到来的IEDM大会上，英特尔计划发表一篇关于22纳米嵌入式MRAM技术的论文。

目前，22nm制程技术的市场活跃度很高，但目前还不清楚该市场的规模会有多大，也不清楚哪种技术会占上风。现在说22纳米技术会成为热门产品还是小众市场还为时过早。每种技术都有自己的位置，但有些技术可能会比其他技术更受欢迎。

有关的故事

22纳米制程之战开始

FD-SOI工作最好的地方(第二部分)

FD-SOI走向主流

FD-SOI应用扩展

芯片制造商超越规模