为什么EUV很重要?

布莱恩·贝利
几乎从摩尔定律诞生之日起，就有人预言该定律将终结。它通常归结于一些无法突破的巨大技术障碍，结果发现解决方案就在眼前，人们的担忧逐渐消失，直到下一个障碍被发现。

在今年(2013年)的DAC上，有许多关于摩尔定律将在不久的将来结束的预测，包括电力问题、物理限制、半导体设备和制造成本。但还有一个问题已经持续了很长一段时间，到目前为止，该行业已经想出了一些变通办法来阻止它成为一个问题。尽管如此，压力越来越大，解决方案的缺乏加剧了许多其他问题，即极紫外(EUV)光刻技术的持续延迟。

光刻收缩是器件缩放的主要驱动因素，这反过来又带来了电压降低、功率降低、更小的寄生和更低的成本。使用的光波长越短，光刻工艺的分辨率就越高。行业已经从365nm迁移到248nm，目前正在使用193nm，但这已经是正在绘制的线条的10倍。随着20nm工艺技术的发展，为了获得必要的分辨率，业界正被迫转向双重模式。

双重模式增加了复杂性并增加了生产时间，这反过来又降低了新节点的成本优势。为了获得更精细的几何形状，EDA公司已经在讨论使用更多掩模组的需求。业界一直在寻找的答案是向波长为13.5nm的EUV迁移，但EUV是一个棘手的技术难题。

S. Borkar，“千兆级集成的设计挑战”，在第37届IEEE/ACM国际会议上发表。计算机协会。微建筑，波特兰，俄勒冈，2004年。

在最近一篇题为"Litho路线图仍不明朗Mark LaPedus概述了主要制造公司关于下一代光刻系统的冲突，以及将其与另一个即将迁移到450mm晶圆的变化相结合。他还谈到了与EUV掩模缺陷相关的问题。本文主要讨论一些技术问题及其解决方案，并研究这些变化对成本的影响。

EUV的状态
让我们从大的开始。首先，EUV被玻璃吸收，这意味着传统的透镜技术无法使用。相反，光束必须用镜子聚焦，每个镜子吸收大约30%的光。在一个典型的系统中，有10个反射镜，这意味着只有很小一部分的原始能量能到达掩模。第二个大问题是，EUV被空气吸收，这意味着它必须在真空中产生和使用。这些问题已被克服的程度，有设备正在测试晶圆厂使用。

但在这项技术进入生产能力之前，还有一个最后的问题必须克服。今天(2013年2月)，该技术的领导者之一Cymer提供的最高功率激光器在40W范围内，但据估计，全面生产将需要200W激光器。一台40W的激光器每小时可以加工大约30片晶圆。功率越低，曝光时间越长，这意味着产量越低，成本越高。为了产生200W的EUV，它将需要43kW左右的激光器。将其转换为它从插座需要的功率，它在0.5兆瓦的范围内。

解决方法
那么现在使用的变通方法是什么呢?它分为两部分。第一部分是提高现有工艺的分辨率，这是由两个因素控制的，光的波长和孔径。我们已经提到了波长方面的进展，目前是193nm。光圈控制通过镜头的光量。瑞利的分辨率标准说分辨率与波长除以孔径成正比，所以如果波长在短期内不能被操纵，孔径必须增长，但这增加了设备的成本。几年前，当数值孔径与空气的折射率发生碰撞时，这种方法似乎是一条死胡同。通过切换到折射率大于1.0的水浸式光刻技术，克服了这一障碍。

但这也只能到此为止了。EDA行业已经提供了另一个层次的解决方案，即双模制(DP)，它被用于20nm工艺。

为了理解这个概念，我们需要深入研究一下物理。首先，重要的是要理解大多数芯片是使用常规的设备阵列构建的，尽可能紧密地封装在一起。这会在芯片表面产生重复的图案。当我们讨论单个孤立的线时，问题就不存在了。在193nm波长和数值孔径为1.35的情况下，对于半螺距，最小的重复模式可能在72nm或36nm左右。这就给出了两条线之间，也就是两个设备之间的最小距离(中心到中心)。任何比这更近的东西都不会被曝光。如果我们要使用两个蒙版，每个蒙版上只有一半的行数，我们可以打印两倍距离的行。当然，必须进行双重曝光增加了制作时间，从而增加了成本。

有各种各样的技术用于双重图案，但最常用的是蚀刻-蚀刻(LELE)。顾名思义，这是一个蚀刻过程，然后是第二个蚀刻过程。Synopsys公司硅工程集团高级营销总监汤姆•费里(Tom Ferry)表示，到10nm的时候，我们可能不得不采用三层制程或自对齐双层制程。Mentor的技术沟通经理Gene Forte补充道:“目前，10nm节点的主要策略似乎是依赖于层的多模式，即三重模式、双模式和间隔辅助双模式(SADP)的组合。DP将使用间距分割或光栅加切割掩模来定义线端点和2D形状。”

Tela Innovations营销和业务发展副总裁尼尔·卡尼(Neal Carney)表示，目前正在研究一种基于线条和切割的替代方法。通过这种方法，他们“展示了低至16nm的晶圆结果，使用简单的线条图案和单次曝光切口。缩放到10nm，需要两次切割曝光。”他假设EUV有可能用于切割，而线路将继续使用现有的方法。

谁都不知道哪种方法(或几种方法的组合)最终会胜出。D2S的首席执行官Aki Fujimura说:“覆盖精度要求在多种模式中增加。即使正在打印的特征是相同的尺寸(因为它们已经达到了极限)，随着越来越多的掩模使用，每个掩模对晶圆影响的精度要求将继续增加。尽管许多人认为掩模的复杂性不需要增加到14nm节点以上，但我认为这种对精度的增加要求将要求在掩模上写入更复杂的OPC或理想的ILT形状。”

在下表中，可以看到每种方法的相对成本，尽管这已经有几年没有更新了，所以从那时起可能已经取得了一些进展。

林伯杰，《机械工程学报》，2009

一个有趣的问题是，当EUV变得可用时，EDA流程会发生什么变化。对双重模式的需求消失了吗?设计规则检查变得更简单了吗?
Synopsys的汤姆·费里(Tom Ferry)认为，虽然有些事情会变得更简单，但对双重模式的需求可能不会消失，或者只是在短时间内消失。Synopsys技术营销总监George Bailey补充说，在10nm和使用EUV时，我们可能可以使用单次曝光，但到7nm时，我们将回到双次曝光。这是基于波长/孔径问题，因为EUV的孔径将更小(0.35)，所以即使我们在EUV的波长上有一个数量级的改进，我们在分辨率上没有得到一个数量级的改进。Gene Forte说:“EUV @ NA=0.33时，10nm节点的k1因子约为0.5。k1因子可以被认为是一个“过程难度度量”，在k1 ~ 0.28以下，双重模式通常是必要的。

但是，即使我们可以在设计规则的复杂性方面得到一些缓解，也会有一些额外的事情需要担心，例如flare。这是一个完全的芯片问题，这意味着工具将不得不在一个扁平的数据库上工作，而不是一次处理小块。

共识似乎是，在10nm处可能会有一些EUV吸收，但它只会用于最关键的层。大多数层将继续使用当前的模式技术之一，而所有替代方案的成本将从我们今天的水平增加。

文章最初发表后，增加了以下内容。

Cadence Digital & Signoff集团DFM硅和验证产品营销总监Manoj Chacko为这个故事添加了另一个维度。在一封电子邮件中，他表示，EUV机器的成本及其令人望而却步的吞吐量可能比拥有更便宜的193i扫描仪和三掩模解决方案的工厂车间更昂贵。他继续说，由于光刻设备无法在制造方面提供所需的分辨率，DFM已成为必要的一步。“我们已经看到DFM在设计链上蔓延，现在大多数代工厂都有强制性的DFM检查。引入EUV后，仍然需要在制造前、试制前和设计过程中对设计进行OPC符合性检查、光刻检查和DPT检查。DFM还包括强制CMP分析，以识别互连堆栈中的厚度变化。随着FinFET技术的发展，我们看到CMP在预测和控制3D前端结构方面的重要性越来越大。CMP问题会影响光刻的焦点深度，产生一些铜池(短)或其他灾难性的变化。基于模型的CMP可以预测CMP的长期效应，以及堆叠不同层间厚度变化的累积。”

EUV光刻相关会议
EUV和软x射线源国际研讨会
SPIE先进光刻技术

相关文章
Litho路线图仍不明朗
Semicon西部光刻报告
SPIE先进光刻2013 -第2天

申请购买电话
保持EUV凉爽
14纳米掩模不确定性对计算光刻解决方案的影响