使得SoC安全的最高水平

巨大的数据和带宽增长在超级计算时代跨市场和推动技术进步是重塑芯片系统(SoC)设计支持新的计算架构,更多的加速度,和更多的存储空间。高带宽的接口包括DDR、作为PCIe CXL,以太网,HDMI和显示端口是扩散和演变从一代到另一个,那么涉及的数据和系统的安全性。更加敏感和私人信息收集和移动设备和云之间,它是至关重要的,以确保强大的保护,符合最新的标准和法规。

是否保护传输中数据或数据在HPC、移动物联网和汽车soc,安全需要优化,实现保护接口的性能,同时减少对延迟和面积的影响。

安全是现在占据中心舞台在半导体行业,和所有接口和数据跨越它们需要保护。毕竟,一个SoC安全作为其薄弱的入口点。本文描述的一些关键安全接口,设计师可以利用保护soc在今天的世界连接。

soc有很多接口,需要安全

如图1所示,有很多接口在一个SoC要求安全防范读取/修改/重新排序/删除的数据,通过中间人和其他袭击恶意的演员。

图1:高级SoC图。

到和设备间的连接,作为PCIe CXL增加了安全完整性和数据加密等(IDE)使数据机密性、完整性和回放与AES-GCM加密保护。内存接口如DDR和LPDDDR依靠AES-XTS加密数据加密,以确保机密性。有线网络连接的以太网,现在扩大到汽车,依靠介质访问控制安全(MACsec)机密性、完整性、产地认证,和重放保护。HDMI、显示接口和USB类型c接口用于各种显示需要高带宽数码内容保护的最新版本(HDCP v2.3)高水平保护优质音频/视频内容,除了强大的密码还需要更严格的安全机制,包括硬件的信任根、硬执行环境,运行时完整性检查。片外闪存像eMMC利用AES-XTS数据机密性。此外,还有新的安全标准协议,如MIPI和UCIe行业定义。

通常接口安全涉及到两个主要组件。认证和密钥管理的一个组件适用于控制平面,顾名思义它处理功能验证,创建和分发密钥,和访问控制。这些功能需要运行在一个安全的环境。其他组件地址大部分端点之间的完整性和数据加密。这是相关数据平面,解决方案必须支持的具体接口带宽,但最优延迟,区域,和权力。

下面的章节描述的一些关键接口与集成的安全特性。

安全的DDR控制器与内联记忆加密(IME)

内存和存储安全保护存储资源和数据存储,本地和外部数据中心和云计算。需要更高的能力,更快的访问,和加速处理越来越多,设计师正在向高性能、低延迟记忆加密解决方案保护性能同时保护数据在最新一代的DDR LPDDR GDDR, HBM内存接口。

AES-XTS,或有时被称为XTS-AES,是保护的实际密码算法内存数据的机密性。这是一个基于标准的对称算法由NIST SP800-38E和IEEE Std 1619 - 2018规范,由其自然允许管线式架构性能可以每秒(真沸点)带宽。密文偷窃(CTS)模式支持数据单元的大小不整除底层AES密码的16字节的块大小。

最优的安全解决方案的内存接口是内联和紧密集成相关的DDR控制器,坐在靠近PHY界面和操作DRAM破裂。解决方案需要有效处理加密和解密所有关键尺寸,调整和密钥管理,和重叠的任务尽可能多的内存控制器,以进一步降低整体延迟。

Synopsys对此“安全DDR / LPDDR控制器集成IME安全(图2)提供数据机密性与符合标准的独立密码支持读/写通道,每区域加密/解密,并高度优化的区域,性能,和延迟。Synopsys对此安全的加密/解密延迟开销DDR / LPDDR控制器是低至2时钟周期。

通过整合Synopsys对此“安全DDR / LPDDR控制器,SoC设计人员利用:

• 高性能、低延迟与高效安全的内存接口支持不同的数据流量
• 为读写通道独立的保护
• 基于符合标准的AES-XTS加密算法加密/解密
• 支持256位和512位AES-XTS关键尺寸
• 超低延迟(低至2周期)
• 每个区域加密/解密
• 一个调整每周期预先计算
• 有效的关键设置和刷新
• 关键/ zeroization回读保护
• FIPS 140 - 3认证做好准备
• 旁路模式

图2:Synopsys对此安全DDR5控制器(DDRC)框图。

作为PCIe CXL控制器和安全完整性和数据加密(IDE)

IDE提供了机密性、完整性和重放保护事务层数据包(tlp)和流控制单元(掠过),确保电线上的数据是安全的从观察、篡改、删除、插入、和数据包的重放。IDE是基于AES-GCM NIST SP800-30D标准定义的密码算法,与256位密钥和96位MAC标签。

IDE参考标准:

• 一种总线标准团体:作为PCIe 5.0 & 6.0 IDE ecn。
  作为PCIe 6.0 IDE,除了更高的带宽,增加了新功能,如偏头加密和轻快的模式支持。最近发布的三通设备接口安全协议(TDISP) ECN,定义了信任的I / O虚拟化架构要求在系统带来额外的要求作为PCIe IDE控制器+解决方案,包括支持T-bit检查和边带信号处理,额外的每个包的包检查,中断、错误和其他条件。
• CXL CXL 2.0 & 3.0: IDE。缓存/ mem协议。CXL。io协议是指作为PCIe 5.0 & 6.0 IDE ecn。
  CXL 3.0 IDE可以利用最新的6.0作为PCIe CXL IDE的功能。io协议和增加支持更多CXL.cache /轻快的模式。mem协议等等。

在安全的情况下内存控制器,当寻找作为PCIe CXL解决方案和安全,重要的是要考虑优化的解决方案,提供了最高的性能,最低的延迟,和最优区域,支持适当的用例(根/终点/交换机端口,端口数量的车道,数据总线宽度,IDE流,支持的前缀,等等)。

即插即用Synopsys对此作为PCIe & CXL IDE安全模块集成控制器,设计师可以利用:

• 符合最新标准(作为PCIe 5.0 / 6.0.1中,CXL 2.0/3.0)继续进行更新
• 最大吞吐量全双工接收机和发射机的方向
• 高可配置性优化解决方案特定的用例
• 高效的加密、解密和认证对张力腿平台和掠过,基于AES-GCM密码算法与256位的密钥大小
• 可配置的宽度为密码和哈希算法面积和延时优化解决方案
• 超低延迟(低至0 CXL周期。缓存/ mem协议)
• 高效机上关键刷新无缝系统中更改的键
• 低延迟顺序旁路模式交通不受保护

更多信息作为PCIe & CXL安全组件和解决方案参考云计算作为PCIe & CXL保护数据篇文章。

安全的HDMI和显示端口控制器HDCP 2.3内容保护

HDCP是广泛采用链接安全性规范由英特尔和授权的数字内容保护LLC (DCP)旨在保护数字版权的音频和视频内容传播跨源之间的连接设备包括机顶盒、或软件狗,同步设备,如d电视或其他显示设备。最新的HDCP规范修订v2.3 HDMI和显示接口的接口。2021年7月,改变当地的勘误表发布检查协议,特别是transmitter-related应用程序需要更新。

Synopsys对此HDCP 2.3嵌入式安全模块(esm)是完整的安全解决方案,为设计师提供一个健壮的、符合标准的实现HDCP内容保护技术HDMI 2.0/2.1,显示端口和USB 1.4/2.0 c类型接口。

HDCP esm包括身份验证引擎和一个内容加密/解密引擎。健壮的安全体系结构提供了硬件Root-of-Trust,安全的引导,和运行时夯保护HDCP ESM固件,DCP密钥管理、和系统提高。

高分辨率的HDCP esm支持加密和解密内容流,如高清、超高清的广泛的用例。产品系列包括单,2个,并解决方案。每一个端口类型可以单独配置接收机(Rx)发射机(Tx),显示端口1.4或2.0进行多流(SST / MST),”单/ HDMI 2.0或2.1。多口esm还支持中继器的用例。例如,2个ESM可以配置为支持一对一中继器、显示接口的显示接口,HDMI在HDMI,或组合HDMI显示接口,HDMI显示接口的。

图3:Synopsys对此HDCP 2.3嵌入式安全模块集成控制器。

当配置为多口用例,HDCP esm包括一个认证引擎服务内容加密/解密引擎中的多个港口最优的区域。内容加密芯都是独立实例化每个端口支持的最大传输速率HDMI 2.0, HDMI 2.1、1.4传输界面,显示端口2.0接口。

结论

超级计算机的时代正在发生重大的变化,使新的应用程序和功能,需要持续的技术进步。安全是敏感数据的指数增长和通信需要高档保护规定的法律,法规,和发展的标准。

高带宽安全接口跨市场包括HPC正在激增,数据中心,汽车、物联网和移动。接口速度继续增加更快的数据移动代代相传。安全解决方案需要高度优化,支持相关接口的性能,但对延迟的影响,最低的区域,和权力。

Synopsys对此提供完整的符合标准的安全的接口解决方案使用最广泛的协议,包括DDR/LPDDR,作为PCIe,CXL,HDMI,显示接口,USB c型,以太网。解决方案解决最具挑战性的要求,使设计师能够快速实现所需的安全在soc与低风险和快速投放市场的时间。此外,Synopsys对此标准组织是一个活跃的成员如UCIe MIPI,帮助开发所需的安全标准,将在我们的控制器。

Synopsys对此高度可配置的安全IP组合包括硬件安全模块信任的根,加密的核心,真正的随机数生成器和安全协议加速器为融入出类拔萃。这种集成解决方案使许多安全的核心标准,支持机密性、数据完整性、用户/系统身份验证、不可抵赖性、和积极的授权。Synopsys对此的安全IP解决方案帮助防止广泛的发展威胁连接设备,如盗窃、篡改,边信道攻击,恶意软件和数据泄露。

更多信息:

• 网页:安全的接口和安全接口IP产品
• 博客:安全数据保护的SoC接口占据了舞台的中心位置