处理平行测试站点到站点的变化

使用相同的ATE并行测试多个设备可以减少测试时间和降低成本，但这需要工程技巧来实现。

最小化每个被测设备(DUT)的测试测量变化是一个多物理场问题，在每个新工艺节点和多芯片封装中，这是一个越来越重要的问题。它需要整个测试单元的电、机械和热方面的同步，以便芯片制造商能够确保变化仅限于dut。当应用统计确定的测试限制以适当地适应局部过程变化时，这个假设是至关重要的。

测试世界是不完美的，这就需要考虑测试测量环境的差异。做好这一点可以对IC产品的输出质量和可靠性产生重大影响。

幸运的是，每个测试站点的测试数据都可以用来确定这些差异。有了这些知识，工程师可以相应地调整他们基于统计的通过/失败标准算法。结果提高了产品的产量和质量。这是至关重要的，因为并行器件测试在晶圆和单元级测试上持续增加。最终产品被应用于各种市场，包括数据中心和安全关键型应用，如汽车，这些应用仍然需要10ppm或更低的逃逸率。

单元级测试包括最终测试、老化模块和系统级测试。但由于探针卡和负载板的测试接口板分别较小，因此晶圆测试和最终测试带来了更艰巨的技术挑战。

“我们客户的晶圆探针卡在多点测试中的使用正在增长，”该公司技术和战略副总裁Keith Schaub说美国效果显著．“再加上一些产品(大型数字设备)DUT引脚的增加，人们普遍担心探针卡的平面性和探针尖端的损坏，当电流过大时，探针尖端会被烧毁，这成为一个更大的问题。”

图1:从1X到16X的现场测试过程。资料来源:Anne Meixner/Semiconductor Engineering

英特尔半导体测试组产品营销总监Mark Kahwati表示:“你可能可以开一辆卡车穿过这个范围。Teradyne．“有些应用仍然是单站点的。然后考虑用于汽车安全的控制器，安全气囊控制器和ABS控制器。你可以看到4个到8到12个。然后，在汽车中使用相对较低的引脚数器件，站点的数量接近64个并行站点，如果不是更多的话。”

虽然同样的经济驱动了并行测试设备数量的增加，但这些数字可能因行业部门和设备类型而有很大差异(见下图2)。

图2:按行业和设备类型划分的每次测试插入的站点数量。来源:Teradyne

在并行测试中，尽量最小化吃了并且每个测试站点之间的关联测试硬件存在差异。对于他们最新的ate，供应商提供了新的功能来支持多站点测试，并更加关注减少测试硬件的贡献。模拟测试测量在从自动测试设备(ATE)硬件到DUT的路径设计中需要更加小心，但ATE仪器仪表可以校准，以考虑这些路径上的差异。

然而，分歧依然存在。当应用基于统计的异常值检测技术时，这些差异很重要。德州仪器、AMS AG和Skyworks Solutions的工程团队已经记录了站点与站点差异的影响。在2015年的DATA研讨会论文中，Skyworks Solutions和Galaxy Semiconductor的工程师阐述了它的重要性:

“因此，假设相邻的列或行设备应该显示几乎相同的数据分布是合乎逻辑的。然而，”他们写道，“具有多个测试站点硬件组件的测试人员将显示从一个测试站点到另一个测试站点的系统变化……尽管尽了最大努力确保测试硬件从一个到另一个是一致的，但可测量的偏差经常出现。这些偏差可以并且确实会导致NNR值背后的统计数据的变化。这些偏差，因为它们是一致的和可预测的，可以通过应用于测量的线性偏移来管理。”

基于统计技术的测试限制已经成为产品工程师工具箱中的常用工具。这种技术固有地假设所有模具/单元都有相同的测量环境。因此，在并行测试设备时，工程团队首先关注的是实现这一假设。

减少测试单元点对点的变化
任何测量系统都有误差来源。在半导体器件测试中，ATE和DUT之间的信号路径和功率路径都需要考虑。在每个硬件设备和连接处都存在对每个测量参数的公差。例如，边缘放置精度表示引脚电子卡的定时公差。这些公差加在DUT引脚/衬垫和ATE仪器之间的路径。

图3:测试路径中对测量误差的贡献。资料来源:Anne Meixner/Semiconductor Engineering

为了一阶理解，设备板/探针头的物理面积与设备的引脚数结合在一起，构成了物理上可能的并行量。接下来，需要了解测试单元的机械、热和电属性，因为所有这些属性都可能导致错误。

减少这些对测量误差的贡献满足了拥有高精度测试设置的总体目标。对于多个站点来说，要满足站点之间的等价性会遇到一些独特的挑战。工程团队需要:

• 平衡多个地点的热电挑战;
• 管理测试单元资源，以提供相同的电压和电流;
• 根据严格的规格设计ATE仪器，以减少现场到现场的测试通道差异;
• 包括校准技术，以减少信号路径变化，以及
• 设计测试接口板-也称为探测卡和负载板-以确保相等的传输线长度和环境，例如耦合到附近的信号。

“在晶圆测试中，有许多项目对现场变化有影响-机械，探针如何接触衬垫，衬垫或探针上的污染，以及晶圆/卡盘上的温度变化，”达伦·詹姆斯说，他是技术客户经理和产品专家上的创新．“在电气方面，如果站点之间共享资源，则接口和探针卡的设计和布局以提供良好的站点/引脚阻抗匹配尤为重要。接口设计也会影响串扰和泄漏量。”

从包测试的角度来看，George Harris，全球测试服务副总裁安靠，指出了几个常见的导致现场测试差异的原因:

• 布线板上冲击电阻，电容，电感，耦合和串扰之间的变化地点;
• 测试板顶部和背面的热差;
• 通道之间测试人员资源的差异。

Harris说:“相对于产品规格要求，设计和描述生产测试环境总是最好的。”“即使是相当简单的产品，在并行测试或强调多个站点的测试环境中，也可能存在功率分布差异，复杂的SoC也是如此。”

识别和处理不同站点之间的差异
测试在左右移动时跨越多个进程。因此，需要在其他过程的背景下处理变化。例如，在测试期间，工程团队需要确定他们可以响应的基于短途的站点到站点的变化。相反，产品工程团队在应用他们的通过/失败标准时可能需要考虑站点与站点之间的变化。

Exensio解决方案总监Greg Prewitt表示:“工程团队需要有一个适当的测试过程控制系统，当检测到站点到站点的变化等问题时，可以通过分析来帮助找出差异的根本原因。PDF的解决方案．“控制系统需要能够快速报警/警报，以便团队可以在材料报废之前采取行动解决问题。一些最佳实践包括自动化响应，例如清洁探针针，或激活失控行动计划(OCAP)流程，这反过来需要与制造执行系统(MES)集成，以自动保留可疑批次。”

当并行度等于整个晶圆落地时，工程师需要考虑更高级的统计数据，因为它们突然出现。例如，考虑在晶圆测试中推动4K站点的智能卡设备。

Teradyne数字部门的产品经理Ed Seng表示:“在这么多的地方，大探头头会增加卡盘温度变化的挑战，如果管理不当，可能会影响设备温度传感器的测量。”“与在晶圆上单步操作单个晶圆芯片相比，在这些高计数下的点对点相关性必须依赖更大的数据量，从而在统计上进行更多的工作。”

使用4K站点比较，相关性分析变得比4或8个站点复杂得多。

那么究竟如何分析不同地点的差异呢?工程师可以使用计R&R跨多个站点评估重复性和再现性的技术。对于2倍到16倍的并行度，大多数统计软件包都可以轻松地支持分析站点到站点的变化(例如。无条件转移指令，R）.

工厂可以对需要预防性维护的测试设备硬件差异做出反应。然而，信号路径上的细微差异，从仪器到DUT衬垫/引脚，加起来。最新的ATE模型已经设计成尽量减少这种差异。此外，测试接口板-如探针卡和负载板-必须设计PCB技术的专家知识，以尽量减少差异。

但在晶圆和单元级测试工厂中，实际情况是存在许多旧的ate。因此，最新的产品可能要在较旧的设备上进行测试。这反过来又会导致不同站点的测试结果存在差异。如果差异很小，且测试过程控制良好(即Cpk大于或等于1.33)，则对器件良率和质量的影响可以忽略不计。

当应用于敏感的模拟测量加上统计异常值检测测试标准的应用时，可忽略不计的定义会发生变化。

离群值检测测试的范围从简单part-average测试(PAT)到复杂的邻近残差(NNR)测试。当需要时，这些基于数据分析的测试技术可以适应观测到的站点到站点的变化。事实上，它变成了一种必需品，正如两个例子所说明的，工程师如何适应它。第一个示例介绍射频测试和PAT。第二部分是IDDQ晶圆测试和NNR。

“对于射频设备，我们遇到了类似的问题，设备在四场测试中进行测试。我们有一个网站给出了与其他网站统计上不同的测试结果。使用射频，很难很好地匹配四个位点。四个插座、四个接触器和四组组件的射频性能特征将有所不同，”IEEE高级成员、40年测试经验丰富的Jeff Roehr说。“如果我们没有考虑到这一点，我们在测试数据中就会有一个非常广泛的分布，这就很难看到异常值。随着时间的推移，我们了解到必须在每个站点的基础上分析测试数据。实际上，我们有四套软件同时运行进行PAT。”

由于器件数量在数百到数千之间，工程师建立了PAT和动态PAT限制。对于较小的统计群体(如用于Z-PAT和NNR的统计群体)，站点对站点测试硬件的影响变得更加明显。特别是在敏感的模拟测量中，忽略冲击可能导致好的模具失败，也可能导致坏的模具通过。

在过去的十年中，几篇描述离群值检测技术的论文已经指出，测试硬件的站点到站点的变化会影响精确区分好和坏模具的能力。一个2016年德州仪器论文他指出，在应用NNR技术时，需要考虑站点与站点之间的差异。和一个2018 AMS AG论文在混合信号ic的自适应测试中，在其动态PAT极限中包含了站点到站点的变化。

在2015年的DATA研讨会论文中，Skyworks Solutions和Galaxy Semiconductor的工程师提出了一种应用NNR时抵消场地偏差的方法。对于每个测试测量，他们分享了一种计算每个站点偏差的技术。为了说明他们的技术，假设4X测试和一个名为ACB22的测试。计算如下:

1. 计算站点1,2,3,4测试ACB22的中位数:ACB22Med(站点1)
2. 计算这四个中位数的平均值:ACB22Med的平均值
3. 站点1的站点偏差等于ACB22Med的平均值减去ACB22Med(站点1)

将得到的位置偏差应用于NNR极限，可以更精确地区分好模具和坏模具。

结论
随着并行测试半导体器件的持续成本压力，工程方面也在努力创建测量环境，使每个站点都是等效的。

Teradyne的Seng表示:“进行更多多点测试的经济动机仍然存在。Teradyne的Seng表示:“与近几代人相比，同样类型的多点挑战仍然存在，但技术复杂性仍在不断提高。”“大多数挑战都在设备接口领域，从测试仪器设备接口板(DIB)连接到设备连接。最好的测试系统将照顾到所有其他多站点因素，并使其快速、容易地实现高多站点测试解决方案。”

不过，并不是所有的工程师都能在最好的测试系统上测试他们的产品。对于并行测试的产品，他们需要使用工厂中的测试设备来管理当前的产品。这要求他们在设计中尽可能地减少测试过程中的站点到站点的变化，并要求他们响应与工厂车间实际情况相关的短途旅行。此外，当产品工程师使用基于统计的通过/失败测试限制时，需要考虑固有的站点与站点之间的差异。幸运的是，测试数据可以用来区分测试硬件和DUT贡献者之间的差异。

并行测试执行降低了总体测试成本。然而，测试四个单元的图表的简单性掩盖了其背后的工程努力。

有关的故事
地理空间离群点检测
利用位置发现晶圆上的缺陷。

自动集成电路的部分平均测试不够好
高级节点芯片和封装需要额外的检查、分析和时间，所有这些都增加了成本。

在IC制造中追逐测试逃脱
数据分析可以极大地提高可靠性，但成本权衡是复杂的。

自适应测试取得进展
对以合理成本提高质量的需求正在推动测试过程的巨大变化。