如何检测和纠正高级芯片布局中的可靠性问题。
随着设计复杂性的增加和对集成电路(IC)设计从知识产权(IP)到全芯片各级可靠性的高度关注，对IC设计中不同可靠性问题的准确和全面的验证覆盖至关重要。包含多个功率域的设计增加了可靠性验证的复杂性，需要验证不同功率域之间的相互作用。Calibre PERC封装了带有预编码检查的检查流程，使设计人员可以为其多功率域设计选择和组合跨功率域静电放电(ESD)保护、电过度应力(EOS)和电平偏移检测检查，而无需担心编写复杂的设置。使用Calibre PERC封装检查流程，设计团队可以缩短IC设计验证周期，同时保障产品可靠性。
如需阅读更多，请点击在这里．
|
|
|
|
|
|
|
|
|
|
留下回复