尽管存在权衡，但芯片组势头仍在增长

芯片设计是一系列的权衡。有些是技术问题，有些则与成本、竞争特性或法律限制有关。但在新兴的“芯片”市场中，许多既定的平衡点都发生了重大变化，这取决于细分市场和生态系统的准备程度。

Chiplets提供一种可供选择的集成机制知识产权(IP)块装入半导体器件。一个IP块包含一个预先打包的函数，该函数已经经过了几个阶段设计与验证．传统上，IP块是设计或购买的，然后集成到一个单片芯片上，然后安装到一个包中。使用芯片，多个离散的芯片，每个都包含一个购买的IP，使用包级互连集成在一个包中。这个过程通常被称为2.5 d或3 d集成，异构集成，或者systems-in-package．

考虑芯片解体有几个原因。“对于每年要进行多次封装的半导体公司来说，芯片非常有意义，”该公司营销副总裁克里斯•琼斯(Chris Jones)说Codasip．“这是一种有效的再利用方法。在更高的抽象级别上进行设计是芯片架构师永远渴望的一个概念。小芯片降低了风险，缩短了上市时间。”

过去曾有过尝试，但收效有限。“大约在2010年，创建多芯片系统的第一个实际努力是应用处理器和数字基带调制解调器之间的集成，”库尔特·舒勒说，该公司营销副总裁Arteris IP．“那些正在摆脱数字基带设备的公司希望有一个接口，能够通过应用处理器芯片连接基带并共享数据动态随机存取记忆体．它是一个全数字接口，共享已经存在的数字基带连接到应用程序处理器的引脚，这样它就可以直接连接到DRAM。后来，他们使用了MIPI低延迟接口(LLI)。这增加了MIPI MPHY和一个控制器。这些低级接口的一个大问题是，这两个芯片仍然必须在彼此的上下文中设计。”

如今，出现了新的驱动因素，每一个都可能将市场推向不同的方向。

芯片变得太大
与摩尔定律对于大多数应用程序来说，芯片的速度越来越慢，已经到了尺寸限制的地步。

英特尔战略和产品副总裁休•杜丹(Hugh Durdan)表示:“在网络、计算和人工智能等特定应用领域，客户想要构建如此巨大的芯片，以至于他们不得不对设计进行分区，因为如果他们把所有东西都放在一个芯片上，它的尺寸会比十字线还大。eSilicon．“如果你正在制造一个处理器，关键的附加值是我能在一个芯片上安装多少个处理器核心，那么芯片上任何不是处理器核心的东西都会减损这个价值。它们可以采用其他功能，如接口，并将其移动到一个单独的芯片上，并增加其核心功能的可用面积。”

知识产权行业一直声称，如果某件事不是你的核心竞争力，你就不应该在上面浪费时间。Netronome的硅架构项目管理总监、开放计算项目(OCP)的开放领域特定架构(ODSA)子项目负责人Bapi Vinnakota说:“领域特定加速器中只有大约60%的区域实际上是领域特定的。”“40%的模具面积和开发成本都花在了与该领域无关的逻辑上，但这些逻辑是使产品工作所必需的。它进入内部内存、主机和网络接口。它被用于通用cpu等等。”

公司希望在设计中规避风险。“制造这些芯片所需的成本和时间是个问题，”英特尔公司高级产品管理集团总监瑞希•丘格(Rishi Chugh)表示节奏IP组。“通过将模具分成两个功能，如果由于任何原因出现设计缺陷或制造缺陷，您不必扔掉整个模具。这种方法已经有了几个证明点。AMD使用芯片，其中有多个芯片被缝合成一个单一的封装。他们可以用4核和8核来区分他们的产品线，并且可以通过使用芯片来解决PC到服务器市场的问题。英特尔使用他们的高级接口总线(AIB)采用了相同的方法。他们使用AIB将FPGA拼接到标准产品线中。英特尔和AMD也有合作。他们使用英特尔的移动CPU和AMD的图形模块。”

已经有一些例子说明在包中增加内存可以提供很大的价值。Vinnakota说:“特定领域的加速器通常可以从先进节点中受益，但它们也服务于较小的市场，这意味着经济上的理由更具挑战性。”“许多设计在处理逻辑速度和I/O速度之间存在不匹配，这使得他们在芯片上放置了更多内存。你最终会得到更大的模具，而这些模具在经济上往往是不可行的。”

减少设计时间有助于解决这一问题。“公司通过加快设计周期来增加价值，”DesignWare IP子系统的产品营销总监米克·波斯纳说Synopsys对此．“这是因为他们能够集成一个经过验证的芯片。经过验证的方面可能是SerDes到内存的接口，但总有折衷之处。Chiplets增加了新的接口，最后的限制是牺牲了灵活性。他们总是根据自己的需要量身定制IP使用，无论是功率、面积还是性能。而对于芯片，你牺牲了这种灵活性，所以你最终可能会得到一个功能比你可能需要的多得多的芯片，或者你被迫把一个方钉子塞进一个圆洞，而使用一个不完全具有你想要的功能的芯片。”

低容量
引入芯片的另一个推动力是支持小容量设计。”DARPA已经启动了通用异质集成和知识产权重用战略(CHIPS)项目，以明确探索芯片并推动生态系统的发展想象力的技术．

图1:Chiplet模型。资料来源:美国国防部高级研究计划局

本程序旨在提供可用于各种设计的芯片组合。eSilicon公司的杜丹说:“这样，小批量的军事应用就不必处理与先进技术产品相关的高nre。”“开发一种产品，然后销售到多种应用中。这是供应商获得回报的方式。”

具有讽刺意味的是，这个项目可能有一个隐藏的缺点。“芯片也为安全漏洞和隐藏的硬件木马提供了更多的机会，”Sven Beyer警告说OneSpin解决方案．“集成商将期望供应商验证这些方面的完整性。SoC团队可能希望重新运行独立IP验证的某些方面，作为筛选供应商和评估芯片的一部分。”

新IP市场
如今，现成的小芯片已经没有市场了。还没有人创造出一种可以作为标准产品出售的芯片组合。所以今天，客户别无选择，只能自己设计。

“芯片市场将使公司能够提供一种小而独特的能力，”Cadence的丘格说。“制造成本并不高，因为你生产的是小模具。这将使许多创业公司受益。这是当前IP市场的延伸，现在你把IP作为芯片出售。”

eSilicon公司的杜丹说:“如果客户可以从货架上购买一个已经经过验证和加固的芯片，满足他们的要求，那将是一个比自己设计芯片更好的情况。”“这需要一定程度的专业知识，而这并不是他们的核心竞争力。如果可能的话，他们宁愿买。”

这可以使公司以更低的风险获得技术。Imagination公司的哈罗德说:“芯片可以帮助不太成熟的客户以一种他们更容易消化的形式访问前沿IP。”“这降低了所需的技能和经验，这可能成为进入高级SoC开发的障碍。”

但是这种方法存在一些问题。Codasip的Jones说:“芯片业务要想盈利，供应商必须能够设计出一款可以多次授权给多个客户的芯片。如果做不到这一点，他们必须找到一种方法来自动化重新配置芯片的过程，以最大限度地减少工程工作。否则，您的芯片业务只是一项难以扩展的服务。此外，客户不太可能为IP子系统支付比为单个组件更多的费用。他们不会为集成和测试的附加价值付费，而是希望获得折扣，因为他们将更多的知识产权业务交给了单个供应商。”

考虑一个USB控制器的例子。“花冠不仅仅是一块艰难的IPSynopsys的波斯纳说。“它是一个控制器，Phy是一个子系统。“通常情况下，他们会根据自己的需求定制一个USB接口。它是USB设备、主机还是双角色设备(DRD)?他们可以自己优化软IP，而不必去找IP供应商。他们可以调整内部存储器的大小，以完全满足他们的需要。如果我们要创建一个USB芯片，我们会加固一个USB DRD，因为它覆盖了所有市场。这可能已经足够好了，但是这个芯片有一个面积的影响，可能不是最理想的芯片。它解决了这个问题。”

波斯纳认为内存接口还有更多的问题。“你几乎看不到两个客户有相同的要求。带宽是多少，总线宽度是多少，要连接的设备是什么——没有一刀切的方法。最终的体系结构由将要连接的对象决定。所以，你会把他们锁起来。”

此外，还有一些非技术问题也需要解决。当有人购买知识产权时，供应商和用户之间就有了责任。“我们需要制定一些机制和法律框架，”Artieris的Shuler说。“当你处理来自两个不同客户的骰子时，另一个人将负责把它们放在一个包中，如果骰子坏了，谁来负责?谁支付?”

虽然这些问题中的许多可能最终会与印刷电路板行业方面，目前风险水平较高。舒勒补充说:“它很脆弱，需要努力。”“这是有风险的。人们厌恶风险。与OSATs在美国，一些法律和后勤问题正在得到解决。”

将IP迁移到芯片可能不会对所有供应商都有同等的帮助。波斯纳承认:“这使我们能够凭借先进的能力脱颖而出。”“我们可以充分利用我们投入到先进节点和先进协议中的重要研发，并在各个层面上实现货币化，而不仅仅是在少数采用先进技术的客户身上。这为EDA公司拓展了市场。”

这为所有芯片用户提供了好处。“芯片可能是一种聪明的方法来分解传统的单片半导体芯片，”哈罗德说。“例如，高性能GPU可以作为7nm芯片实现，而连接子系统可以在28nm芯片上实现数字IP，在40nm芯片上实现模拟和射频IP。”

波斯纳表示同意。“它以合理的价格提供了先进技术的接入。例如，可能是5nm或7nm的先进serde，但客户没有构建5nm或7nm SoC的开销。”

建立市场
虽然小芯片支持分解，但也有小芯片的集成理由。Netronome公司的Vinnakota表示:“传统上，在比较芯片上和封装外互连时，功率和性能效率之间存在四个数量级的差异。“最近，由于短距离SerDes技术的普及以及AIB或HBM等接口的普及，这一差距已经从4个数量级缩小到不到1个数量级。如果你停留在封装上，模外通信的效率只比模内通信低5到10倍。这有很大的不同。现在你可以合理地将一个大型产品的功能划分到多个芯片中，而不会在功率或性能方面付出巨大的代价。”

成本是一个重要因素。Durdan说:“从开发成本的角度来看，如果你只是购买标准产品，那么开发成本几乎为零。“如果你自己开发芯片，你必须获得所有IP的许可，还必须支付一套口罩的费用，这非常昂贵。对客户来说，这不是一个简单或廉价的问题。”

但是包装成本增加了很多。杜丹指出:“人们正在为此努力。“英特尔拥有专有的EMIB(嵌入式多模互连桥)技术，用于将模具连接在一起。从成本结构的角度来看，这比使用传统的硅介体更具吸引力。如果这样的产品可以推广到更广泛的市场，并且在一个封装中使用高密度互连的多个芯片的成本影响下降，这将是打开市场的一大关键。”

在这成为现实之前，有些事情必须发生。丘格说:“有三件事必须发生。“首先，这两个组织之间的接口应该是一个行业标准。其次，你如何根据你的设计协议来缝合它们?有许多NoC公司拥有将这些模具缝合在一起并提供流量控制的工具和技术。第三，晶圆厂需要对工艺和设计不可知的包装技术。”

还有一些有趣的可能性可以提高产量。“如果我想将数据从一个模具发送到另一个，并且我知道在制造过程中可能会有一些损坏，那么我可以有冗余路径，如果这行不通的话。我有备用方案，”丘夫说。“这有助于提高产量。为产量付出的代价要高于为冗余路径占用的额外面积付出的代价。”

收益率是如此重要，以至于对一些公司来说，它可能会打破平衡。AMD声称生产一个四晶片解决方案比一个大晶片更便宜。这与较高的产量有关。

行业准备
业界认为，工具已经到位，使这成为可能。“大多数问题都已经解决了HBM一切都准备就绪，”杜丹说。“类似地，从封装设计的角度来看，设计流程已经包含了一个中间体上的多个模具，并确保所有连接都正确并连接到封装基板上。我们也有工具来做包装的热和机械建模。HBM从EDA的角度清理了需求。现在，其他芯片可以利用这一点。”

其他人也同意。OneSpin的Beyer说:“验证小芯片与其他形式的IP没有本质区别，但它们更大的尺寸和增加的复杂性放大了验证设计完整性的所有维度的需求——功能正确性、安全性、安全性和信任。”“集成芯片的SoC团队将更大比例的芯片交给了IP供应商，因此对所有功能规格的彻底验证将有更高的期望。”

工具的发展使这变得更容易。“我们不断添加新功能，让事情变得更简单，但所有这些都可以用现有的工具来完成，”西门子旗下Mentor的Calibre DRC营销总监约翰•弗格森(John Ferguson)表示。“我没有看到任何大的变化。支持该行业的基础设施已经改善，但在他们有信心设计和制造这些东西而不失败之前，还有更多的工作要做。你需要有一些引人注目的成功案例，即有人已经做到了，并且能够设计出其他行业无法设计的东西。然后所有人都会扑上去。”

那么今天发生了什么呢?Shuler说:“这可能会首先发生在同意在联合项目中合作的公司身上，可能会使用现有的设计，这样他们就可以公开分享必要的信息。”“英特尔和AMD的律师在开始创业之前，可能不得不花很多时间在一起。”

关起门来也有动静。“在过去的12个月里，我们看到了很多变化，”弗格森说。“越来越多的人在这个领域进行设计，这与以前的工作不同，以前的工作是踢轮胎，设计东西，但从不制造。现在，它在实际设计中越来越普遍。我还没有看到他们采用从第三方引进预特征骰子的概念，但这只是一个自然演变。”