捕碳纳米管场效应晶体管

碳纳米管晶体管终于取得进展的潜在用途先进逻辑芯片研发近四分之一世纪后。现在的问题是,他们是否会走出实验室,进入工厂。

几家政府机构、公司、铸造厂和大学多年来发展,正在进步和碳纳米管场效应晶体管(fet),以及新版本集成了记忆。碳纳米管基本上是小卷起的圆柱形的石墨烯。但即使他们表现出更好的电和热性能比硅合成高纯度管道和将它们集成到芯片一直是一个重大的挑战。这就是为什么碳纳米管场效应晶体管已推出多年来,今天,还没有大规模生产。

图1:碳纳米管基本上是卷起的石墨烯,但所有的纳米管是不一样的。来源:NIST

理论上讲,碳纳米管场效应晶体管可以比今天的finFETs和其他在研发下一代晶体管类型。针对超出3 nm节点或之前,碳纳米管场效应晶体管是吸引人的,因为他们就像和像今天的传统平面晶体管,甚至可能扩展平面与免疫高级节点短沟道效应。比碳纳米管公羊这些设备是不同的,这也在工作。

像传统的晶体管的工作原理,就像开关设备,碳纳米管场效应晶体管包括来源、排水和门。最大的不同是通道,允许电子流从源到下水道。在今天的晶体管,该频道是基于硅。相比之下,碳纳米管场效应晶体管利用固定数量的微小和并行通道纳米管,每个测量直径1海里。利用这些材料的性质,碳纳米管晶体管展览在低功率高的机动性。

图2。一个暂停了碳纳米管场效应晶体管装置。来源:维基百科

说:“这是一个很好的晶体管H.-S。菲利普•黄斯坦福大学工程学院的教授。“我们已经做了大量的理论分析观察孤立的实验测试,晶体管,总经理和测量性能。它比传统的硅晶体管,如果每一个在一起。”

此外,碳纳米管晶体管制造在较低的温度。”,可以建立3 d的东西。许多内存类型设备也可以在低温下。所以有机会构建3 d芯片高度密集的记忆和逻辑设备之间的连接,”黄说。

在纸上,这解决了一个大问题。在系统中,内存和处理器之间的数据移动。但有时,这种交换导致延迟和功耗。让记忆更加的逻辑处理功能的承诺来解决这些问题。为此,纳米管芯片并不是唯一的答案。该行业发展中几种不同的芯片技术来解决这一问题。另一个选择是将记忆和逻辑在一个先进的包。

总之,这个行业需要看所有技术,包括碳纳米管。这里只是一些在这个领域的突破:

• 台积电,斯坦福大学和加州大学圣地亚哥已经开发出一种新材料,为强劲的碳纳米管场效应晶体管铺平道路的超出5海里。
• 来自中国的研究人员已经开发出一种过程,使高密度碳纳米管场效应晶体管。
• 一个项目由美国国防部高级研究计划局正在开发3 d设备,在碳纳米管晶体管栈内存。我们的目标是开发3 d设备在200 mm晶圆厂90海里的过程,这优于7海里。

如何构建一个纳米管吗
在1991年发现,碳纳米管获得早期的注意,但炒作在挑战与技术很快就会枯萎。今天,碳纳米管是用于各种工业市场。然而,他们在半导体应用程序几乎没有进展。

总体而言,碳纳米管市场预计将增长从1.5亿美元的2019/2020到超过5亿美元在未来十年内,根据IDTechEx。

基于碳材料,碳纳米管在不同的版本。单壁碳纳米管由一个卷起的石墨烯,在多壁碳纳米管结合几个表。“在过去的十年中,多层市场多样化和相对小众,”理查德•柯林斯表示IDTechEx首席分析师。“一些更引人注目的应用程序已经在导电聚合物为汽车燃料系统和IC托盘。还有其他的成功故事在弹性体、涂料,和能量储存,但这些都是相对较小的体积。”

碳纳米管晶体管技术是基于着单壁球长大。“有更多的潜在优势和更大的逐步改变而不是多层的迭代改进。但能力有限的成本很高,”柯林斯说。

尽管如此,有一些在市场上碳纳米管材料的供应商。碳纳米管是用几种不同的方法,如化学气相沉积(CVD)、色谱法等。

CVD系统纳米管生产由炉、喷射泵、石英衬底。在操作中,泵充满了碳源材料,注入到炉,然后加热。一种惰性气体注入反应堆。碳纳米管生长过程发生在衬底上。

色谱是一种分离混合物的技术。在实验室工具,纳米管的混合物溶解在液体,然后通过一个列不同的试管。液体混合物以不同的速度,从金属的分离优越的半导体管。

开发碳纳米管晶体管,第一步是合成纳米管,然后将它们集成到设备的工厂。这两项措施都具有挑战性。

这个市场在1998年开始升温,代尔夫特理工大学和IBM分别展示了世界上第一个碳纳米管场效应晶体管。然后,在2006年,IBM建造了第一电路使用纳米管。

“当时,该行业仍思考寻找下一个开关,”斯坦福大学的Wong说。”,是思考,或许在2000年年初,可能到2000年的第一个十年。”

在此期间,设备制造商制造的芯片使用传统的平面晶体管。但也有担心平面晶体管会碰壁在某种程度上,这意味着行业需要一项新技术。

这被证明是真的。在20 nm平面晶体管碰壁。但该行业选择finFETs作为下一代晶体管。FinFETs提供更多比平面晶体管性能较低的功耗,减少静态泄漏电流。

介绍了2011年,finFETs 22纳米,随后在16 nm / 14 nm。芯片制造商延长finFETs 5海里。3 nm版本定于2022/2023。

IBM和其他公司继续致力于碳纳米管晶体管,但他们放在次要位置,许多有几个原因。假设一个芯片包含了十亿个晶体管。每个晶体管可能由3纳米管,这意味着供应商必须合成数十亿高纯管道。

“碳纳米管的特性,包括弹道运输电子和温和的内在能带,才使其成为一个了不起的候选人被用于场效应晶体管和气体传感器,“宁詹说,产品营销主管上的创新。“电子性能严重依赖于结构。目前的合成方法生产的混合结构,包括金属材料无隙和与不同的带隙半导体。之前我们可以原子水平结构控制规模wafer-level,它仍将是一个挑战对于碳纳米管与现有材料在半导体行业。”

芯片制造商只是更舒适使用更多的主流技术。例如,finFETs方法限制当鳍宽度达到5 nm,相当于3 nm节点。

所以在3 nm / 2 nm 2023/2024,芯片制造商正在从finFETs更进化的步骤,和拥抱新一代晶体管gate-all-around(棉酚)场效应晶体管。棉酚比finFETs承诺提供更好的性能。

然而,每个节点的挑战是不断升级的,搬到一个新晶体管是很困难的。“有挑战缩放、EPE保证金等费用,高纵横比模式和Cs / Cb保证金,“说Kazuya大集成解决方案规划的副总裁电话报告会上,有先进光刻。“基本的进步仍然依靠记忆和逻辑维可控性高纵横模式。”

目前尚不清楚这个行业可以扩展棉酚多远。这可能是最后一个路线图的芯片上晶体管类型扩展减慢或嘎然而止。

今天,许多正在寻找替代方法来开发新系统级设计。先进的包装是其中的一个方法,它预计将继续获得牵引与扩展不管会发生什么。

在研发,行业观察几个新晶体管的选择如果棉酚耗尽了蒸汽超出2 nm。在这些选项互补的场效应晶体管和纳米晶体管。

这是未知的,纳米管芯片适合方程。“我仍然怀疑纳米晶体管的商业前景,”大卫说油炸,计算产品的副总裁林的研究。“流动值是相当令人印象深刻,并改善了接触属性。有趣的是,他们似乎分享纳米线的形状特性。然而,它们与现任设备技术竞争,企业花了许多年,数万亿美元如何持续制造完美的每个芯片的晶体管和模式数十亿在300 mm晶圆。据我所见,在一致性和纳米管的形成似乎不可逾越的挑战硅MOSFET技术达到预期的水平。”

这并不是说碳纳米管设备永远不会出现。“纳米晶体管可能会发现商业机会在其他领域的电子产品,”弗里德说。“也许一些备用的逻辑或内存技术可以利用它们的属性不确定性的形成和模式的挑战。他们有潜力替代应用程序要求低功耗设备或低温和灵活处理。这些新的应用程序可以提供更多的机会与硅CMOS高密度、高性能的应用程序。”

前景纳米场效应晶体管
一些正在朝这个方向努力。今天,业界正致力于各种碳纳米管场效应晶体管结构,如平面、双栅和surround-gate或棉酚。平面版本是分成两个camps-top-gated和bottom-gated。像finFETs Doubled-gated版本,而棉酚涉及纳米管缠绕在一个门。

在实验室里,碳纳米管晶体管正在向四面八方扩散。“现在,没有共识,”斯坦福大学的Wong说。“在各种出版物,你看到back-gated, top-gated,或包装。各种各样的配置是可能的。”

在最近IEDM会议,与此同时,台积电,斯坦福大学和加州大学圣地亚哥分校发表了一篇论文在top-gated 15纳米栅极长度的碳纳米管场效应晶体管。研究者还开发了一种新型介质材料。使用这些材料,研究人员看到一个通向top-gated碳纳米管场效应晶体管10 nm门长度和68 mv / 12月的亚阈值斜率。纳米管是1纳米直径250纳米管/μm。

由此产生的设备从人员像平面晶体管palladium-based接触和门。“碳纳米管场效应晶体管是候选人逻辑晶体管扩展密度、效率和性能改进传统硅CMOS的限制之外,“格里高利Pitner说,首席工程师台积电在一篇IEDM。

虽然这个工作是有前途的,难的是合成高纯度纳米管没有变化和将它们集成到芯片。“我们有点距离,但是不远,”斯坦福大学的Wong说。“有三件事你需要——整片增长,密度和均匀性。”

在碳纳米管场效应晶体管过程中,供应商必须单独开发纳米管,然后沉积在一个完整的晶片。许多人在实验室里实现的。

然后,晶片,纳米管必须统一的密度高。“从高密度的角度来看,似乎有一个潜在的解决方案,”黄说。“现在,剩下的一个是一致性。现在这仍然是一个悬而未决的问题。你怎么下彼此高度均匀的纳米管吗?”

不过,台积电,斯坦福大学和加州大学圣地亚哥分校至少解决了一个大问题。他们已经找到一种方法形成栅极电介质设备。像今天的晶体管、门的碳纳米管场效应晶体管包括high-k介电材料,用于减少泄漏。在传统晶体管,high-k材料沉积在表面使用原子层沉积(ALD)。

然而,在碳纳米管场效应晶体管,ALD并不在碳表面成核,这提出了一个问题在发展中门电介质。在反应中,研究人员开发了一个界面层介质组成的氧化铝。使用“nanofog”低温沉积方法,介质在碳表面成核,使high-k材料门堆栈。

这种材料是碳纳米管场效应晶体管过程中包含的研究人员。在测试结构,碳纳米管是第一个合成和在石英衬底CVD系统保持一致。

衬底上,新型介质材料上沉积纳米管。之后,这些材料和纳米管是删除从外部区域。中间部分仍由介电层上的纳米管,形成通道。接触是在设备上形成的。然后,闸极介电层、一层氧化铪沉积。最后,形成栅电极。

不过,挑战在于如何整合这些过程在工厂。芯片制造商不处理芯片在石英基片,而是他们使用硅晶圆。

所以在现实的工厂流,第一步是合成碳纳米管,然后转移到硅片上。然后,使用常规CMOS流晶片处理。最大的区别是,不使用离子注入在流。所有的这些都是在子- 400°C。

图3:捏造top-gated碳纳米管场效应晶体管的过程。来源:维基百科

多管
在另一个突破,与此同时,北京大学、湘潭大学和浙江大学去年报道的发展为逻辑设备高密度碳纳米管阵列。

研究者合成纳米管使用色谱法排序的过程。然后,他们开发了一个过程,将碳纳米管阵列在4英寸晶圆。碳纳米管的密度是100年到200年碳纳米管/μm,据研究人员在《科学》杂志上的一篇论文中。

使用这些过程,研究人员开发了五级环形振荡器基于top-gated平面碳纳米管场效应晶体管的亚阈值斜率< 90 mv / 12月。

“这些问阵列满足大规模数字集成电路制造的基本要求,“一派Liu表示,研究人员从北京大学。

他们离开实验室之前,该行业需要扩大这些过程在更大的晶圆尺寸200毫米,尤其是sub-10nm节点,根据研究人员。

美国合作努力完成。2018年,美国国防部高级研究计划局启动了一个名为“三维整体系统级芯片(3 dsoc)。麻省理工学院、斯坦福大学和SkyWater也是项目的一部分。

3 dsoc程序希望开发一个3 d设备栈ReRAM在碳纳米管晶体管。ReRAM新一代的内存类型,阅读延迟和更快的写性能低于今天的闪存。在ReRAM电压材料堆栈,创建一个电阻的变化,记录数据的内存。

我们的目标是开发一个与900万年3 d设备互联/ mm²45的总带宽结核病/ s。这是说发表50 x 7纳米设备性能的改善,根据研究人员。

这并不是唯一的技术工作。可能,这个过程使其他形式的3 d设备集成逻辑,内存和其他技术。“大多数人在业界已经意识到下一个开关是不会救我们,”斯坦福大学的Wong说。“如果你考虑整个系统,晶体管是只有一块的方程。还有许多其他的方程。你所需要的内存。你需要记忆和逻辑联系在一起。”

同时,Skywater 3 dsoc项目指定的铸造,是开发流程制造这些技术和其他技术在200 mm晶圆厂使用90 nm的过程。“如果你看看高级节点硅,我们与物理学的基本定律,”罗斯·米勒说,战略营销和业务部门的副总裁Skywater。“如果你滚向前思考持续收缩的几何图形,有泄漏和电力需求是整个追求适得其反。我们需要找到一些方法,继续向市场传递性能。哪些方面我们可以做吗?有很多,但这个特殊的一个重点是利用一种新的半导体材料在某种意义上重置摩尔定律”。

今天,Skywater在项目的第二阶段,贯穿2021年9月。我们的目标是提高技术的可制造性和产量。

最终,Skywater希望提供设计工具和铸造过程技术,使设备的开发国防和商业客户。乔治亚理工学院的发展这里的设计工具。没有生产日期尚未公布。

“这是最初的计划的基础——创建一个商业铸造开放访问过程行业已经访问的技术。它还包括方面的设计实现。所以此后发展和工具最终需要客户参与,”米勒说。

在最近的一篇论文在自然界中电子产品,研究人员提出的工艺流程技术。利用色谱法开发高纯纳米管。

设备的工厂,部分pre-patterned衬底。然后,使用一个“孵化”沉积过程中,衬底淹没在碳纳米管溶液,管子可以坚持表面,根据纸。

孵化沉积方法使用现有的200毫米湿加工站在一个工厂。孵化后一步,基板取出,冲洗溶剂喷雾,和干氮,根据纸。

制造纳米芯片只是成功的一半。更大的挑战是让顾客采用一项新技术。“从技术的角度来看,仍然有工程工作之前,我们成熟,我们可以办理商业,”米勒说。“我们如何进入这些市场与范式转移技术?这不是一个简单的任务。有教育工作的潜力和能力。有工作要解决潜在的可靠性和质量问题。有一个教育过程要做。还有工作要做成熟的供应链。

结论
IBM、英特尔和其他与纳米管芯片涉猎。几所大学工作。

在另一个方面,Nantero正致力于碳纳米管公羊。Imec正在开发石墨烯互联和碳纳米管薄膜。

这些都是有趣的。但让他们离地面将会很困难。

有关的故事

新的晶体管结构3 nm / 2海里

打破了2 nm障碍

芯片制造3海里