中文 英语

小芯片和包装的挑战

与会专家:光学、铜混合键合、更标准化的互连以及许多其他正在开发的技术的影响。

受欢迎程度

《半导体工程》的研究员William Chen坐下来讨论IC封装技术的趋势,芯片,短缺和其他话题日月光半导体;迈克尔凯利,高级包装开发和集成副总裁公司;Richard Otte, Promex的总裁兼首席执行官QP技术;Michael Liu,微软全球技术营销高级总监JCET;和托马斯·乌尔曼(Thomas Uhrmann)电动汽车集团.以下是那次谈话的节选。要查看本讨论的第一部分,请单击在这里

SE:你认为有哪些新兴技术?

Otte:一个是光学的联合封装。我们正朝着这个方向前进。看起来大约50兆位的数据速率在一个芯片上和离开的地方将会迫使光学。你不可能有足够的空间来做电子设备。你必须去光学,它有更短的波长,并保持在接近的消失场。有了光学,相声就消除了。整合光学是一件复杂的事情。它会做的事情之一是加剧上市时间问题。我们必须想办法在更短的时间内快速实现这些更高功能的新技术。你必须在几天内完成,而不是几周和几个月,这就是现在你必须在晶圆厂运行东西所需要的时间。

小芯片也是一个热门话题。使用这种方法,供应商可以在库中拥有模块化模具或小芯片的菜单。小芯片可以有不同的功能和流程节点。客户可以混合和匹配这些芯片,然后将它们组装到现有的高级包或新架构中。我们的目标是加快产品上市的时间并降低成本。你如何看待这对行业的影响?

Otte:当我们去chiplets很明显,第一批应用将是高端系统。一切都是定制的。这里会有很多专门的部分。那么5到10年后会发生什么呢?全定制是否会继续下去,高端市场是否会成为小芯片的唯一去处?或者它们会被商品化吗?它们会按目录出售吗?如果这是我们前进的方向,那就意味着我们可能需要一整套关于配置、间距和互连技术的新标准。这不是一个为期六个月的事件。这是一个多年的活动。 My view is that it’s going to evolve that way. It’s only a matter of time and how fast that happens. And if anything has ever surprised me about this industry in my years of association with it, it’s how everything starts to happen faster and faster. As soon as it becomes possible, somebody does it. One of the things that’s going to happen in the next couple of years is companies will start selling chiplets. They will introduce catalogs of these devices with standard functionality. And then the question is, where do you get the substrates to integrate the devices? How are we going to enable interconnects for these devices? And are we going to be driving these things down to 10μm pitch bumps, or are we going to stay at 50μm where we are now?

凯利当前,小纸片是一个引人入胜的讨论领域。在想象所有最终可以使用芯片异构方法的市场时,我想到了几件事。它总是以高性能开始。在这种情况下,小芯片在产品架构中实现了差异化。但我们还处在非常早期的阶段。只有领先的公司参与其中,他们的芯片相当专业。它们是他们整个产品的架构中不可分割的一部分,而且竞争非常激烈。因此,他们所取得的每一分业绩都影响着能否获得新业务。这是第一类小芯片,这就是我们今天所处的位置。这些公司现在所做的是创建一个设计和制造基础设施来支持异构集成的使用。 All of this will be the foundation for all the other product segments that will eventually go this way, as well. There will be new product classes that enable an architectural differentiation and time to market. It ensures you have the adequate functionality and performance at the lowest possible cost. And if that infrastructure is in place for manufacturing, then having a chiplet catalog will make a lot of sense. This process needs to be time phased. Early on, it will be the high-performance companies. They have some differentiated ways they’re approaching their chiplets strategies. They are all good and they’re all competitive.

:当我们谈论芯片时,它是一个从协同设计一直到包装、组装和测试的系统优化案例。一方面,包装工程师或包装架构师需要与铸造厂和idm合作。另一方面,他们也需要在产品和系统方面展望未来。包装工程师或架构师需要在双方进行沟通,并在协同设计过程中共同工作,以优化性能、制造和测试。当我们谈论协同设计时,不仅仅是电气设计。它是物理设计和布局,包括热、机械和可靠性,以及在上市时间和成本方面的物理优化。接下来的几个产品周期很重要。我们一开始怎么做呢?接下来的几个产品周期我们该怎么做?我们可以从一些例子中学习。 We can learn from chiplet products from leading fabless and IDMs. Both of them have a different approach, but both of them are looking at it from an overall perspective. They are not just looking at one product, one device node, at one point in time. And if we look at packaging innovation, we talk about flip-chip, silicon bridge, fan-out, silicon interposer, and 3D stacking. The silicon bridge was introduced by an IDM who designed chiplets from the beginning. The co-design process needs to start at the very beginning. But on the other hand, there are innovations in high-density fan-out and substrates where the requirements are a little different. While we discuss these different working models for chiplets, it is important to consider and engage with the whole ecosystem.

:我想建议大家都去看看整个芯片商业模式的价值链。JCET小组是开放计算项目(OCP)中的开放领域特定体系结构(ODSA)子项目的一部分。在OCP ODSA,我们专注于研究小芯片的准备情况。在考虑将芯片商业化的可行商业模式时,该团队与成功的企业进行了一些有趣的类比,包括但不限于宜家。这确实是一种持续的发展,我们可能最终会有不止一种芯片商业模式。我强烈建议每个人都来参加OCP ODSA举办的活动。

:我正在领导异构集成路线图。我们有23个章节。有23个不同章节的重要之处在于,它确实需要一个全村的人。村里的每个人都需要贡献自己的力量。否则,你可能会错过一些重要的东西,从而错过产品发布。无论你想创新汽车、高性能计算、5G、物联网,还是医疗健康可穿戴产品,它都真正需要整个异构集成村。当我们谈到包装和组装时,我们也必须考虑到线粘接。线粘接是我们行业中非常重要的一部分。Wirebond的单位数量继续增长。它的增长速度不及倒装芯片,但其数量仍在持续增长。 There is a tremendous number of smart wirebond engineers, and they are still innovating. We are a very innovative industry. Now we need to innovate on physical design for chiplets in heterogenous integration.

SE:你对小芯片最大的担忧是什么?

小芯片要想在未来普及,开放的商业模式将至关重要。为了让商业模式和市场都有效,需要有完整的技术生态系统为它们服务。

Otte这里有几个问题。例如,我们是否能够将芯片用于小批量作业,或者一次性的设计和加工成本是否会限制它们用于大批量应用?用芯片制造产品的成本是多少?芯片供应链会是什么样子?从长远来看,在即将推出的各种版本中,哪种芯片安装和互连方式将占主导地位?如果硅基中介剂占主导地位,那么谁来设计和制造它们呢?谁来制定芯片的电气和机械标准?需要什么新的装配和测试工艺及相关设备?当前的设计软件是否适用于芯片,或者是否需要新的软件包?

:让我来列出我对芯片最关心的问题:(1)不清晰的价值链和商业模式;(2)可靠性、测试和维修保证问题;(3)多标准、资源优化;(4)晶片功率传输和热挑战;(5)芯片信号完整性和emi屏蔽问题。

SE:对于芯片和其他高级封装,客户必须决定是使用现有的microbump互连来设计他们的下一个高端封装,还是转向称为铜混合键合的更高密度技术。有些人可能同时实现这两种方法。对于传统的微凸点,我们可以将音高缩放到多远?当我们超越今天的40μm凹凸间距时,有哪些挑战?

Uhrmann:业界共识是,在20 μ m凸距以下,使用可回流焊连接模具变得相当困难。主要是,焊接过程中的液体性质带来了重大挑战,并阻止该工艺进一步扩展。大约10µm间距是杂化键合的插入点。为此,连接完全基于氧化物层之间的瞬时键合,电连接是通过退火和铜在高温下的膨胀和扩散来完成的。界面在整个过程中保持稳固。这意味着从材料的角度来看,几乎没有缩放限制。对于晶圆到晶圆的键合,EVG和Imec已经演示了500nm的间距,现在的挑战是将工艺转移到晶圆级。微凸起为化学材料供应商提出了挑战,用于电镀、预涂底填料和抗蚀材料,以优化凸起的结构。这现在成为资本设备行业的一个工程挑战。

SE:业界也在讨论采用铜混合键合技术,以实现细间距的芯片式架构。这里的问题是什么?

凯利:关于3D和铜-铜键合,它即将到来。我们已经看到了使用这种连接方式的产品公告。它可能首先是像SRAM这样的东西,在产品中需要大量的L3缓存。最简单的方法是在上面放另一个模具,而不是扩大模具尺寸,影响产量和成本结构。再说一次,高性能在早期阶段是驱动芯片的。最终,我们将达到一个对许多其他产品市场都有意义的地方。我们甚至可以看到芯片和线键合,如果这是集成几个模具并满足电气性能要求的最低可能的方式。

Uhrmann:混合键合已经成为晶圆级的行业标准工艺已经超过五年了。在这里,混合键合被视为设备制造过程中不可分割的一部分。与当今需求的最大不同之处在于将高频互连中的混合键合引入异构集成,从而引入更类似于封装的环境。芯片的主要驱动因素之一是不同尺寸、制造来源、技术节点和功能的连接模具的异构性,这意味着晶圆需要首先进行切块。由于混合键合基于超清洁、超光滑、纳米级的完美表面,这些表面在切丁过程中需要保持保守,这推动了等离子切丁对芯片的采用。对于没有任何微裂纹和直侧壁的芯片边缘质量也是如此,其中等离子切块成为必须的。模具分离后,放置成为下一个关键的过程,其中清洁度,速度,以及精度需要统一在一个工艺步骤。对于晶片到晶片(D2W)的键合,开发了两种可能的集成流程-一个接一个地键合模具,或使用模具载体作为一个集体。第一种直接放置D2W (DP-D2W)方法是将模具安装在切丁胶带上或特定的模具载体上,在一个工具或模具粘接集群的一部分中进行模具清洗和等离子体激活。然后,它以与D2W键合器中清洁和激活晶圆相同的方式传递清洁的模具用于填充。 For collective D2W (Co-D2W) bonding, die population is done on an auxiliary wafer, placing the dies face up on an adhesive layer. In this case, the dies can still be protected during placement, allowing faster placement of the dies with more relaxed requirements to the die bonder. Subsequently, the die carrier is processed the same way as in a W2W bond cluster that is industry standard today.

图1:混合键流。来源:Leti

图2:晶片到晶片,晶片到晶片的混合键合流程。来源:来源:Leti

SE:铜杂化键还涉及到什么?

Uhrmann:除了干净的模具加工,没有任何颗粒造成的良率损失,另一个经常被低估的挑战是模具和已知的好模具(KGD)概念的测试。虽然凸模可以测试,但混合键结构只有几微米大小,具有极高的表面质量,不允许进行任何电气测试。因此,为了保证高产量的晶片系统,混合键合驱动了大量的间接测试过程。这是一个不断增加的挑战,今天我们谈论的是每个系统的几个模具。未来的愿景是在更早的金属水平上对soc(片上系统)进行分区,因此,将准确性、清洁度、平面化和填充工艺的需求推向一个新的维度。

SE:这并不是包装的唯一挑战。如今,半导体行业正处于繁荣周期之中。近年来,随着需求的增长,我们看到了当今包装类型的严重短缺。我们也看到了包装生态系统的不足,比如基材。这个行业该如何应对呢?

:在过去的几个月里,我观察到一个有趣的现象,由于层压板基材的短缺。osat提出了创造性的方法来解决这个问题。我举两个例子。其中之一涉及QFN包装。在过去,我们总是使用层压基板来构建倒装芯片csp或倒装芯片bga,这通常有利于相对较大的封装体尺寸或较大的模具。鉴于过去六个月左右层压板基板的短缺,JCET已经找到了实用的方法,以生产更大的qfn,更大的引线框架占地面积和更细的衬垫间距,以满足客户对更大的机身尺寸或IC模具的需求。与真正的层压板相比,这也很容易承认较低的I/ o数。另一个例子与扇出包装有关。同样,由于基板短缺,想要倒装芯片bga或更大的倒装芯片csp的客户会说,‘我们再也买不到IC基板了。我们能做什么?’ As they couldn’t work with QFN packages either, they would then start talking to our fan-out packaging engineers. They would ask if we could enlarge a given 10 x 10 millimeter fan-out or eWLB package to say 15 x 15. In doing so, we were indeed able to emulate what our customers were trying to achieve with a flip-chip CSP or BGA by means of a fan-out package. Fan-out doesn’t need a laminate substrate, but rather a silicon base to provide support. In summary, material shortages have indeed propelled us industry practitioners to come up with fairly innovative engineering solutions in order to provide customers with the best possible products in a timely manner.

有关的故事

拼接小纸片

先进包装的下一波浪潮

凹凸与混合粘接先进包装

扇形包装的选择越来越多

成熟节点芯片短缺加剧

短缺,挑战吞噬包装供应链



留下回复


(注:此名称将公开显示)

Baidu