中文 英语

Multi-Die集成


使用多个异构芯片是提高性能和更多功能的前进方向,但它也在分区、布局和散热方面带来了许多新挑战。Synopsys的死到死连接高级总监Michael Posner谈到了3D集成的优势,为什么它最终成为主流,以及在EDA工具中需要什么来实现……»阅读更多

测试2.5D和3d - ic


分离的soc使芯片制造商能够在一个芯片中塞入比十字线大小的芯片更多的特性和功能。但正如西门子EDA的技术营销工程师Vidya Neerkundar所解释的那样,在一个封装中访问所有的模具或芯片存在挑战。新的IEEE 1838标准解决了这个问题,以及当2.5D和3d - ic在…»阅读更多

将智能推向边缘


边缘技术的发展正在整个芯片行业带来一系列新的挑战和机遇。瑞萨电子美国执行副总裁Sailesh Chittipeddi谈到了向以人工智能为中心的工作负载而不是以cpu为中心的转变,为什么嵌入式计算正在成为所有智能的基础,以及软件、安全性和用户体验的重要性……»阅读更多

1.6 Tb/s以太网挑战


以极快的速度移动数据在理论上听起来很不错,但它带来了许多设计挑战。Synopsys的高性能计算数字IP高级产品营销经理John Swanson谈到了下一代以太网对交换机的影响,需要考虑的数据类型,数据增长的原因,以及数据中心的规模和结构。»阅读更多

使用RISC-V


RISC-V势头强劲,但使用这个开源处理器核心并不像插入一个商业IP那么简单。Codasip的CTO Zdenek Prikryl谈到了如何利用管理程序和开源工具以及RISC-V指令集架构的扩展,设计团队可能会遇到问题,随着架构变得更加成熟,会发生什么变化,以及与RISC-V指令集架构的区别。»阅读更多

云中的EDA


Vtool的首席执行官Hagai Arbel与Semiconductor Engineering讨论了将EDA工具迁移到云端的好处,为什么它发展缓慢,以及未来推动这一趋势的因素。»阅读更多

下一代SerDes路线图


数据的爆炸式增长导致数据中心出现一系列连续的瓶颈。Synopsys负责高速SerDes IP的产品营销经理Priyank Shukla深入研究了在服务器机架内和不同机架之间移动数据的性能路线图,目前的瓶颈在哪里,以及未来将如何解决这些瓶颈。相关SerDes知识中心顶级故事…»阅读更多

新一代设计挑战


随着越来越多的异构芯片和不同类型的电路被设计到一个系统中,所有这些都需要在带出之前进行模拟、验证和验证。Synopsys工程副总裁Aveek Sarkar与《半导体工程》(Semiconductor engineering)讨论了规模复杂性和系统复杂性的交集,不断增加的角落数量,以及可以增强的边际减少……»阅读更多

更优质的RTL


你如何衡量RTL的质量?Codasip的验证总监Philippe Luc谈到了识别错误,提高验证的整体质量,在设计中使用不同的块时会发生什么,以及如何提高验证过程的效率。»阅读更多

高速SerDes在7/5nm


Synopsys高级产品营销经理Manmeet Walia与Semiconductor Engineering公司讨论了如何优化SoC所有四个角上的物理集成,以及在芯片之间和周围移动大量数据的PPA影响。»阅读更多

←老帖子
Baidu