中文 英语

可测试性分析基于不断变化的技术


芯片系统(SoC)设计的复杂性继续增长,所以相应的适当时机(DFT)逻辑所需的制造业变得更先进。设计团队挑战高门数和数组的内部开发和第三方IP集成到他们的设计。理解如果一个可以创建高质量的生产测试这些复杂的设计亩…»阅读更多

汽车应用硅需求生命周期管理


每一个电气工程师学会早在大学研究汽车电子是一个要求很高的环境。温度和湿度极限、噪音和振动、电气干扰,阿尔法粒子,以及所有其它因素很难设计和制造芯片,在所有条件下正常运作。这些挑战会加剧芯片…»阅读更多

优化Vmin保证金监控与路径


Firooz马苏迪和灰Patel选择正确的操作电压对各种数字块在一个半导体器件芯片设计者所面临的最重要的任务之一。操作电压对性能有重大影响,功耗和可靠性。增加电压通常会提高性能,但是在更多的权力和更高的生命周期操作的成本因为……»阅读更多

测试数据流的下一代设计


半导体芯片已经演进,以满足快速改变应用程序的要求,所以有测试技术达到测试目标的芯片。回到二十年左右,应用有限,设计简单,因此,关注权力、性能和面积(PPA)的周转时间,重用和投放市场的时间等,都是重要的,但不是致命一击……»阅读更多

你离开性能在桌子上吗?这是一种发现


计算平台总是渴望更多的性能。这是一个事实,我们不能逃避。无论你是针对高性能计算、物联网、移动、或汽车市场,需要解锁特定工作负载的最佳性能。这无情的追求性能提供了一个不受欢迎的副作用:系统的复杂性。随着硬件变得更有能力,…»阅读更多

利用功能接口的高速测试访问在硅生命周期的所有阶段


芯片测试曾经是直截了当的。开发团队使用故障仿真选择功能测试的一个子集,可以检测最可能的制造缺陷。这些翻译测试模式,运行在自动测试设备(吃)筛选出缺陷模在晶圆测试和坏的封装芯片最终测试。引入了大量的新技术,包括……»阅读更多

启用SoC的可见性与芯片环境监测未来安全的硬件架构


全世界数十亿人现在每天在线和生成大量的数据。这个数据革命,这在很大程度上是由用户的性能需求驱动,是一把双刃剑。一方面它使巨大的技术进步,对我们相互联系的方式和我们周围的世界,但另一方面揭露重大漏洞……»阅读更多

关闭Post-Silicon时机分析差距


准确的静态时序分析是最重要的步骤之一,在开发先进的半导体设备节点。性能数据都包含在芯片和系统规范从最早的营销需求。建筑师和设计师仔细确定时钟周期时间,可以达到所需的性能使用所选的高级体系结构,micro-archi……»阅读更多

选择合适的体系结构的高性能计算服务器接口


的最大体积和成本现代高性能计算(HPC)安装涉及的收购或供应许多相同的系统,由一个或多个相互关联的网络,通常以太网和/或InfiniBand。大多数HPC专家知道之间有许多选择不同的服务器制造商和形式的选择,CPU、RAM配置,乐队管理……»阅读更多

一个实际的DFT方法对于大型soc和人工智能架构,第二部分


拉胡尔Singhal和Giri Podichetty本文的第一部分论述了针对(DFT)人工智能设计的挑战和策略来解决这些问题在模具水平。这部分侧重于人工智能芯片的测试需求,整合多个模具和记忆在相同的包中。为什么2.5 d / 3 d chiplet-based AI soc设计吗?许多半导体公司采用chiplet-based d…»阅读更多

←旧的文章
Baidu