3 d NAND种族面临巨大的技术和成本的挑战

由于持续的记忆低迷,3 d NAND闪存供应商继续互相竞赛到下一个技术代一些挑战和未来可能的洗牌。

微米、三星、SK海力士和Toshiba-Western数字二人正在开发3 d NAND闪存产品路线图上的下一个节点,但两人的地位,英特尔和中国长江内存技术有限公司(YMTC),不太确定。目前,英特尔正在评估其3 d NAND业务损失在这个市场中,并仔细考虑的想法找一个新NAND伴侣或退出市场,分析师表示。任何决定。与此同时,目前还不清楚如果YMTC将船今年首次3 d NAND闪存产品,正如前面的计划。

尽管如此,3 d NAND闪存市场可能成为战,在技术和成本的挑战。有些人会跟上路线图,延伸到至少2024年,或许以后,而其他人可能落后或退出比赛。

3 d与非是今天的平面与非继承人闪存和用于存储应用程序,如智能手机和固态硬盘(ssd)。与平面与非,这是一个二维结构,3 d NAND摩天大楼像一个垂直的水平层记忆细胞堆积,然后使用微小垂直连接通道。

图1:3 d NAND是什么?来源:林的研究

3 d与非量化层堆叠的数量在一个设备。随着更多的层,密度增加,使ssd存储容量。在2013年,三星运全球首部3 d NAND部分,24-layer 128 gbit设备。今天,供应商增加96 -层设备(256 gbit)与第一层128 -产品(512 gbit)将于2019年底。

然后,在2021年,供应商预计船192 - 256层设备层。说:“我们在比赛Jeongdong崔承哲,分析师。“这是一个种族最多的栈”。

在研发,供应商也正在500 -层3 d NAND,预计在2024年。这个行业也在研究设备超过500层使用新模叠加和焊接技术。但延长3 d NAND 128层,供应商需要新设备和材料,更多的晶圆厂,数十亿美元的资金。

2 d到3 d NAND闪存
NAND闪存是一个内存/存储层次结构中的几种技术的系统。在第一层,SRAM是集成到处理器实现快速的数据访问。DRAM,下一层,用于主内存。磁盘驱动器和NAND-based ssd用于存储。

NAND闪存是一种非易失性内存存储单元中存储和检索数据。每个单元可以存储多个数据位(3或4位)。NAND闪存的数据仍然存储即使在电力系统中是关闭的。

多年来,主流与非平面技术,基于浮栅晶体管结构。随着时间的推移,供应商扩展单元尺寸的平面与非从120纳米到1 xnm节点,使产能100倍。

今天,平面与非已经接近极限目前15 nm / 14 nm节点。“浮置栅极看到不良减少电容耦合控制门,“吉姆说方便,客观分析的分析师。

这就是为什么产业迁移到3 d NAND闪存。在平面与非,一系列的记忆细胞在水平字符串连接在一起。在3 d NAND,字符串是垂直折叠,站了起来。实际上,细胞堆积在一个垂直的时尚规模密度。

“3 d NAND闪存使新一代的非易失性固态存储有用的几乎所有电子设备的,”蒂莫西·杨说,软件应用工程师Coventor,林研究公司在一个博客。“3 d NAND可以实现数据密度超过2 d NAND结构,即使后来代技术节点上制作的。用于增加存储容量的方法有潜在重大权衡在内存中存储、结构稳定性和电特性。”

3 d NAND有几个好处。“需要考虑的第一个好处是,3 d NAND允许相对无缝过渡从多层陶瓷薄层色谱技术很少影响性能和耐力。较大的NAND细胞由第三维的加入使更高密度的路径所需的ssd存储容量不断增长的需求。需要考虑的另一个好处是增加3 d NAND的细胞边缘。这给了NAND设计师灵活地通过提高阵列架构改善读写时间Vt位置变得不那么重要,”丹尼尔·多伊尔说,高级营销经理NAND组件微米。“一般来说,更高的堆栈增加容量,或降低了成本相同的能力。然而,与非设计师正在努力使更高的速度使用创新的概念,导致更高的速度,因为我们规模能力。”

最初,供应商在制造这些设备的工厂。不过,他们设法规模从2014年的24/32-layer 3 d NAND芯片技术,紧随其后的是48 - 64层设备。随着时间的推移,他们变得更精通它,这就是为什么它成为主流NAND闪存技术。

今天,供应商增加96 -层3 d NAND闪存。例如,一个96 -层设备从Toshiba-Western数字组合512 gbit设备位密度为5.95 gbit /平方毫米。相比之下,64 -层256 gbit设备模具尺寸为75.2平方毫米,密度3.40 gbit /平方毫米。

下一个技术路线图是128层,预计到今年年底。最近,Toshiba-WD描述128年世界上第一层设备,triple-level-cell 512 gbit的产品有点密度为7.80 gbit /平方毫米。“128可能今年年底今年第三或第四季度初,尽管这是一个定制的样品而不是大规模生产。大规模生产应该在明年初。然后,你有192。可能3个栈”,TechInsights Choe说。

在3 d NAND缩放,cost-per-bit好处是不那么显著。“当你去96层,降低成本可能是10%到15%。当你去128层,这可能成为另一个5%,”汉德尔·琼斯说,国际商业策略(IBS)的首席执行官。

迁移对96 -层设备和超越将带来一些挑战。复利是当前商业环境的挑战。一年多来,NAND闪存行业已经陷入供过于求模式与价格下跌。

NAND仍然是一个艰难的市场需求的暗淡。“我们当前的预测是在NAND闪存市场今年下降29%从594亿年的2018美元到422亿年的2019美元,”比尔McClean说,总统的IC的见解。“我们预测,一些体积跳后,今年将增长35%到去年的28%。肯定有一些需求弹性低每一点的价格刺激增加NAND内存的使用情况。”

应对经济衰退,NAND闪存供应商缩减他们的3 d NAND的生产,希望今年晚些时候复苏。“没有中国的进入,市场可能在2021年复苏,“方便说客观分析。“中国可能会在NAND闪存市场的一个重要因素,2021年,将今天的衰退在那一年,没有恢复到2022年。”

中国YMTC 3 d NAND的外卡。到今年年底,YMTC希望船最初产品,64 -层设备。YMTC可能加剧市场竞争,如果它可以执行。YMTC“我的预测是,他们会挣扎,“方便的说。“尽管YMTC计划创建自己的3 d NAND闪存技术,我怀疑该公司将最终需要一个伴侣的帮助已经理解3 d与非批量生产。”

其他人则苦苦挣扎的原因不同。例如,英特尔在3 d NAND赔钱,促使它重新考虑其在市场的地位。

多年来,英特尔和微米合作两种类型的内存technologies-3D NAND和3 d XPoint。3 d XPoint是基于新一代的内存相变技术。

最近,英特尔和微米已经结束的内存联盟和要分道扬镳。虽然英特尔将继续开发3 d XPoint,目前尚不清楚该公司是否会超越其目前96 -层3 d NAND闪存设备在市场上。

“今年我们预计NAND不盈利,”罗伯特说天鹅,英特尔的新首席执行官在最近公司的分析师会议。“所以我们评估与非持续进步,技术能否降低成本曲线。我们会评估今年的过程中。我们不会把任何更多的NAND闪存容量在可预见的未来,直到我们降低成本曲线在64年和96 -层。”

英特尔还没有做出最终决定。尽管如此,3 d NAND闪存市场洗牌的时机已经成熟。“有太多的供应商”,肠易激综合症”琼斯说。“没有战略优势现在英特尔在3 d NAND闪存。如果是亏损,甚至不是导致毛利率60%或20%的营业收入,为什么让它呢?3 d XPoint是不同的情况。”

3 d NAND缩放方法
其他球员,与此同时,将推进3 d NAND在128层,但它不会那么简单。“超越96层,我们期望继续扩展与层数的增加和减少细胞维度,“Ceredig罗伯茨说,高级技术总监微米。“继续规模NAND的主要挑战将是维持细胞细胞性能和可靠性,我们规模大小。这包括减轻细胞电流和增加死亡和减少晶片未来的节点的压力水平。”

工厂,从平面与非3 d NAND是不同的。在2 d NAND,使用光刻过程依赖于缩小尺寸。光刻技术还用于3 d NAND闪存,但它不是最重要的一步。对于3 d NAND,从光刻转向沉积和蚀刻的挑战。

3 d NAND,供应商有几个选择。第一个制造决策之一是确定哪些扩展方法是最好的路径。为此,有两个approaches-single甲板或字符串叠加。

在96 -层设备,一些96层都堆积在同一芯片。这是被称为单层的方法。其他人则使用字符串堆积。96 -层设备,例如,在一个有些叠加两个48-layer设备在彼此之上,与绝缘层隔开。

在工厂,字符串堆积是一个相对简单的方法。在弦叠加,使两个设备供应商。实际上,供应商的数量翻一番的步骤,转化为成本和周期时间。

“公司有不同的策略。宁愿去与现有设备,然后做多层集成。多层集成需要更多的流程步骤,但他们可以来迅速推向市场。单层可以节省流程步骤的数量,但这类设备开发和流程需要一些时间,”吉尔说李,董事总经理的内存技术应用材料。

在128层,供应商将使用两种方法。大多数将栈两个64 -层设备。相比之下,三星计划使用单一甲板128层的方法。

现在,128层代表单甲板方法的限制,除非该行业提出了一个新的突破。所以字符串叠加将在128年后成为常态。

超过128层,一些厂商可能栈两个或两个以上的设备。192 -层设备,预计到2021年,供应商可以字符串堆栈3 64 -层设备,根据TechInsights”无疑。

字符串叠加不会永远持续下去,可能会遇到问题在500层。在这一点上,供应商正在探索另一个approach-die叠加。”这是一种die-on-die方法,”崔书记说。

这涉及到叠加3 d NAND死了,连接使用在矽通过(tsv),他说。晶圆键合是另一种方法。理论上,使用这些方法,该行业可能叠加一层500 -死在另一个之上,等等。

沉积,腐蚀挑战
然而,这不是那么简单。字符串或死亡堆积只有3 d NAND等式的一部分。建立一个设备包括各种各样的流程步骤和挑战。

图2:3 d NAND内存和关键过程的挑战。来源:林的研究

实际的3 d NAND流从一个衬底。然后,使用化学汽相淀积,供应商沉积交替衬底上薄膜。首先,一层材料沉积在衬底上,其次是在上面一层。重复这个过程几次直到给定设备所需的层数。

每个供应商使用不同的材料。例如,三星存款互层氮化硅和二氧化硅基质。9 x层设备,三星使用单一甲板的方法,所有层堆栈在同一衬底。

“当我们谈论96层,实际上我们沉淀的两倍多,因为有对氧化和氮化硅层,”说,巴特·范·Schravendijk CTO的电介质林的研究。“我们已经将192层。这些层的关键是他们需要非常均匀,更具体地说,氮化层的均匀性成为关键。需要严格控制,使狭窄的阈值电压分布所需triple-level细胞和quadruple-level细胞。从层到层,然后我们需要极端的可重复性。”

当您添加更多的层堆栈、压力和缺陷控制变得越来越具有挑战性。在128层,这些挑战升级。

字符串叠加是另一种方法。在128层设备,例如,你存64层两个单独的基板,然后将它们连接。192 -层芯片可能包含三个64 -层设备。

这并不像它看起来那么简单。“超越128层将带来额外的圆片形状要求处理高晶片弓和增加deck-to-deck覆盖需求,”斯科特·胡佛,主要产生顾问心理契约。

在这一步是最困难的部分——流动高纵横比(HAR)腐蚀。为此,蚀刻工具必须钻小圆孔或从设备堆栈的顶部通道衬底底部。渠道使细胞彼此连接在垂直堆栈。

方面比率70:1 96 -层设备。令人惊讶的是,1万亿年小孔铭刻在每一个晶片,根据林。每个通道必须平行和制服。

为了完成这一壮举,薄的碳基材料首先沉积在堆栈上。这种材料称为硬掩模,在腐蚀过程中稳定堆栈。

今天的面具努力。但是当你增加层数,你需要一个更厚的硬掩模来减少压力,可以减缓腐蚀率。然后,您可能需要一个更强的硬掩模像纯金刚石材料,但这不是可行的。所以供应商必须找到方法来支持今天的碳基艰难的面具。

下一步是模式洞的顶部硬掩模。这看起来简单,但模式可以出现位置错误。“可能会产生腐蚀倾斜放置的问题。这也被称为倾斜,这也使得它成为一个更加困难的挑战来控制腐蚀使用概要文件和调整高纵横比的特性在自己,和他们需要土地的地方,”奥弗·亚当说计量应用材料和过程控制。”这是越来越重要的保持一致性在设备cd和他们的位置,任何轻微偏离网格模式可能导致短路或存储设备之间的串扰。”

之后是哈尔腐蚀过程本身,这是使用今天的反应离子刻蚀系统进行。在这两步过程中,腐蚀装置演习的一部分微小通道孔的设备。然后,孔的侧壁钝化,以防止它屈服。重复这个过程,直到一个通道孔钻底物从堆栈的顶部。

“记忆孔腐蚀可能是最困难的一步3 d与非制造业。你需要蚀刻许多微米深,你需要能够严格保持概要文件非常具体的维度,“林Schravendijk说。“当你在那个洞,你需要继续挖掘。这才是真正的挑战。当你变得更深,你需要提供侧壁钝化的中性色,你需要离子在底部挖越来越深。随着高宽比的增加,离子和中性色的数量达到底部往往越来越远。”

随着腐蚀过程渗透入更深的频道,腐蚀率会降低。更糟糕的是,不必要的CD可能发生变化。

图3:通道3 d NAND蚀刻的挑战。来源:林的研究

一个甲板的过程,今天的HAR腐蚀装置将扩大到128 -层蒸汽技术耗尽之前。除此之外,该行业正在探索低温腐蚀。低温腐蚀是一个一步的过程,同时去除材料和钝化的轮胎在寒冷的温度下。但目前尚不清楚这是否会为3 d NAND工作。很难控制,它需要专业的低温气体的工厂。

另一个选项是字符串堆积。这似乎更容易,但面临的挑战是使两个或两个以上的堆栈。“随着烟囱高度和多层结构,加上极端wafer-level弓和在压力引起的失真,deck-to-deck通道孔对齐将是一个挑战,“心理契约的胡佛说。

从那里,供应商有不同的流动。在某些情况下,下一步就是楼梯腐蚀过程中,有一个模式,类似于一个楼梯的设备。

楼梯的模式是至关重要的。这是供应商最终连接设备的底部外围逻辑控制盖茨芯片内。你在这个过程中,模式一小步,腐蚀的结构,然后修剪它,然后重复这个过程,直到你所需的步骤。

这是复杂的。96层的设备需要96蚀刻蚀刻步骤,步骤。128 -层设备需要128蚀刻步骤等等。”这一系列的流程步骤需要精确分析蚀刻步骤,减少腐蚀均匀性和窄CD控制为王(wordline)接触,”史蒂夫Shih-Wei Wang表示一个过程专家Lam在一篇博客。“当你添加更多的3 d NAND层在给定的细胞密度、WL楼梯还需要延长,需要更多的空间。例如,对于一个32-layer NAND闪存设备,王楼梯延伸20嗯单元阵列的边缘。128 -层架构,王楼梯延伸80嗯。目前王楼梯设计可能是一个主要障碍这种类型的电池效率和可伸缩性的3 d NAND架构,由于线性扩展效应”。

更多的步骤
下一步是创建列旁边的通道孔使用腐蚀过程。缝形成的列。然后,原来的交替层氮化硅的移除。氮化硅电荷陷阱材料存入结构,形成的大门。

最后,设备充满了钨导电金属栅极材料。“你进入这些堆栈的挑战,例如,像失调,”林Schravendijk说。“偏差为后续步骤就变成了一个问题,我们想内存洞的内部填充固体材料。如果你有一个空白,这就像一个树洞。中空的树干是树木开始死亡。我们喜欢他们了,所以预防或减少任何偏差是关键。”

显然,3 d NAND闪存是一个困难的技术。不过,供应商希望从一个技术生成下一个几乎每年。每个供应商都想成为第一个在每个节点。但并不是所有能够跟上。事实上,它看起来像一些已经跌跌撞撞的竞争格局。